-
公开(公告)号：CN106970776B
公开(公告)日：2021-12-14
申请号：CN201610829762.1
申请日：2016-09-18
申请人： ARM 有限公司
发明人： 大卫·雷蒙德·鲁茨
IPC分类号： G06F7/57
摘要： 提供用于浮点乘法运算的装置和方法。从两个运算对象有效数生成两个部分有效数。从运算对象的指数值和前导零计数确定无偏结果指数，以及预定的标准格式的预定的最小指数值所需的乘积有效数的移位量和移位方向。针对注入到部分乘积的加法运算中的第一舍入值和第二舍入值，将预定的舍入图案在与移位方向相反方向移位以移位量来生成第一舍入值，并且通过将第一舍入值左移一位给出第二舍入值。将第一、第二部分乘积和第一舍入值一起相加来给出第一乘积有效数，将第一、第二部分乘积和第二舍入值一起相加来给出第二乘积有效数。将这些乘积有效数在移位方向移位以移位量，并且从中选择一个来生成以预定的标准格式的格式化的有效数。
-
公开(公告)号：CN108153513B
公开(公告)日：2023-05-23
申请号：CN201711193652.1
申请日：2017-11-24
申请人： ARM 有限公司
发明人： 大卫·雷蒙德·鲁茨
IPC分类号： G06F7/523
摘要： 本公开涉及前导零预测。提供了一种数据处理装置。中间值生成电路从第一浮点数和第二浮点数生成中间值。中间值包括指示第一浮点数和第二浮点数的绝对值之间的差值中的前导0的数目的预测值的多个前导0。第一浮点数和第二浮点数的绝对值之间的差值中的前导0的数目与预测值至多相差一。计数电路对中间值中的前导0的数目进行计数，并且掩码生成电路使用中间值产生一个或多个掩码。掩码生成电路在计数电路对中间值中的前导0的数目进行计数的同时或之前产生一个或多个掩码。
-
公开(公告)号：CN108694037A
公开(公告)日：2018-10-23
申请号：CN201711385896.X
申请日：2017-12-20
申请人： ARM有限公司 , 安谋科技(中国)有限公司
发明人： 大卫·雷蒙德·鲁茨 , 伊恩·迈克尔·考尔菲尔德
摘要： 本公开涉及用于在执行浮点减法时估计移位量的装置和方法。提供了用于在执行减法运算生成差值时估计移位量的装置和方法。移位估计电路确定将被应用于差值的估计移位量。移位估计电路包括有效数分析电路，用于根据对两个浮点运算数的有效数值的分析生成第一位串，第一位串标识差值内的被预测为具有被设置为确定值的位的最高有效位位置。移位限制电路由指数值生成标识移位限制位位置的第二位串。移位限制电路具有计算电路，计算电路用于针对第二位串的位位置的至少一个子集中的每个位位置执行使用指数值的位的关联计算以确定针对第二位串内的该位位置的值。组合电路由第一位串和第二位串生成组合位串，移位确定电路根据组合位串确定估计移位量。
-
公开(公告)号：CN106970776A
公开(公告)日：2017-07-21
申请号：CN201610829762.1
申请日：2016-09-18
申请人： ARM 有限公司
发明人： 大卫·雷蒙德·鲁茨
IPC分类号： G06F7/57
摘要： 提供用于浮点乘法运算的装置和方法。从两个运算对象有效数生成两个部分有效数。从运算对象的指数值和前导零计数确定无偏结果指数，以及预定的标准格式的预定的最小指数值所需的乘积有效数的移位量和移位方向。针对注入到部分乘积的加法运算中的第一舍入值和第二舍入值，将预定的舍入图案在与移位方向相反方向移位以移位量来生成第一舍入值，并且通过将第一舍入值左移一位给出第二舍入值。将第一、第二部分乘积和第一舍入值一起相加来给出第一乘积有效数，将第一、第二部分乘积和第二舍入值一起相加来给出第二乘积有效数。将这些乘积有效数在移位方向移位以移位量，并且从中选择一个来生成以预定的标准格式的格式化的有效数。
-
公开(公告)号：CN108694037B
公开(公告)日：2023-12-01
申请号：CN201711385896.X
申请日：2017-12-20
申请人： ARM有限公司 , 安谋科技(中国)有限公司
发明人： 大卫·雷蒙德·鲁茨 , 伊恩·迈克尔·考尔菲尔德
摘要： 本公开涉及用于在执行浮点减法时估计移位量的装置和方法。提供了用于在执行减法运算生成差值时估计移位量的装置和方法。移位估计电路确定将被应用于差值的估计移位量。移位估计电路包括有效数分析电路，用于根据对两个浮点运算数的有效数值的分析生成第一位串，第一位串标识差值内的被预测为具有被设置为确定值的位的最高有效位位置。移位限制电路由指数值生成标识移位限制位位置的第二位串。移位限制电路具有计算电路，计算电路用于针对第二位串的位位置的至少一个子集中的每个位位置执行使用指数值的位的关联计算以确定针对第二位串内的该位位置的值。组合电路由第一位串和第二位串生成组合位串，移位确定电路根据组合位串确定估计移位量。
-
公开(公告)号：CN108139885B
公开(公告)日：2023-04-07
申请号：CN201680056804.0
申请日：2016-06-08
申请人： ARM有限公司
发明人： 大卫·雷蒙德·鲁茨 , 克里斯托弗·尼尔·海因兹 , 内尔·伯吉斯
摘要： 处理电路(2)支持执行具有舍入位置输入操作数的程序指令，以便生出控制信号(14)，用于控制处理电路(16)处理具有有效数值的浮点输入有效数以生成输出结果，该输出结果取决于来自使用由舍入位置输入操作数指定的浮点输入操作数的有效数内的可变舍入点对浮点输入操作数进行的舍入的值。以这种方式，可以便于实现具有浮点操作数和锚定数操作数作为输入的处理操作。
-
公开(公告)号：CN108351776B
公开(公告)日：2022-08-23
申请号：CN201680064717.X
申请日：2016-05-25
申请人： ARM有限公司
发明人： 大卫·雷蒙德·鲁茨 , 内尔·伯吉斯 , 克里斯托弗·尼尔·海因兹
摘要： 处理电路对至少一个操作数向量的相应数据元素执行多个处理通道以生成结果向量的相应结果数据元素。处理电路标识每个处理通道的通道位置信息，给定通道的通道位置信息标识将由该给定通道生成的相应结果数据元素在跨结果向量的一个或多个结果元素的相应结果数据值内的相对位置。处理电路被配置为根据针对该通道标识的通道位置信息来执行每个处理通道。这使得能够生成比在硬件中支持的向量大小更宽或更窄的结果。
-
公开(公告)号：CN108139885A
公开(公告)日：2018-06-08
申请号：CN201680056804.0
申请日：2016-06-08
申请人： ARM有限公司
发明人： 大卫·雷蒙德·鲁茨 , 克里斯托弗·尼尔·海因兹 , 内尔·伯吉斯
CPC分类号： G06F9/3001 , G06F7/483 , G06F7/49947 , G06F9/30014 , G06F9/3016 , G06F9/30185
摘要： 处理电路(2)支持执行具有舍入位置输入操作数的程序指令，以便生出控制信号(14)，用于控制处理电路(16)处理具有有效数值的浮点输入有效数以生成输出结果，该输出结果取决于来自使用由舍入位置输入操作数指定的浮点输入操作数的有效数内的可变舍入点对浮点输入操作数进行的舍入的值。以这种方式，可以便于实现具有浮点操作数和锚定数操作数作为输入的处理操作。
-
公开(公告)号：CN102707921B
公开(公告)日：2017-06-30
申请号：CN201210039154.2
申请日：2012-02-17
申请人： ARM有限公司
发明人： 大卫·雷蒙德·鲁茨
IPC分类号： G06F7/57
摘要： 一种用于执行浮点加法的装置和方法。在操作数A和B上执行加法操作以产生结果R，操作数A和B以及结果R是具有有效数和指数的浮点值。预测电路基于对使操作数A和B经过非类符号相加而产生的输出中将出现的前零数的预测，生成移位指示。结果预归一化电路在对有效数进行相加之前，在操作数A和操作数B的有效数上执行移位操作，丢弃由移位指示所确定的数目的最高有效位，以产生操作数A和B的已修改的有效数。操作数分析电路通过参照操作数A和B的指数来检测前位抵消情况的出现，加法电路在出现前位抵消情况的情形中，执行操作数A和B的已修改有效数的相加，以产生结果R的有效数。这种方法提供了用于执行加法操作的特别简单和高效的装置。
-
公开(公告)号：CN105320491A
公开(公告)日：2016-02-10
申请号：CN201510346246.9
申请日：2015-06-19
申请人： ARM有限公司
IPC分类号： G06F7/535
摘要： 本发明公开了实现高效除法性能的装置和方法。提供了一种数据处理装置和操作此类数据处理装置的方法，以响应除法指令执行除法操作，以产生除法指令指定的输入分子除以除法指令指定的输入分母的结果值。输入分母和输入分子是二进制值。该装置包括除法电路，被配置为实施除法操作以产生结果值；二的幂次方检测电路，被配置为当输入分母具有±2N给定的值时发出旁路条件信号，其中N是正整数；以及旁路电路，被配置为响应旁路条件信号使得除法电路被旁路并且使得所述结果值被产生为输入分子被移动了N位。
-
-
-
-
-
-
-
-
-
搜索结果
25 条记录 (耗时 0.024 秒)
