-
公开(公告)号：CN120075969A
公开(公告)日：2025-05-30
申请号：CN202510198671.1
申请日：2025-02-21
Applicant: 飞腾信息技术有限公司
IPC: H04W52/02
Abstract: 本申请提供一种芯片布局优化方法、装置、电子设备和存储介质，涉及芯片技术领域。该方法包括：获取芯片的多个网络节点的信号翻转率，网络节点为芯片的输入输出节点以及单元之间的互连节点；根据多个网络节点的信号翻转率，筛选至少一个目标网络节点，并确定每个目标网络节点的权重属性值；根据每个目标网络节点所连接的单元和/或端口，划分每个目标网络节点的群组，每个目标网络节点的权重属性值为对应的群组的权重属性值；根据每个群组的权重属性值和每个群组中的单元和/或端口的数量，对每个群组内的单元布局进行优化。本申请可以基于芯片内部的网络节点的信号翻转率实现对芯片功耗进行优化。
-
公开(公告)号：CN110795899A
公开(公告)日：2020-02-14
申请号：CN201911081421.0
申请日：2019-11-07
Applicant: 天津飞腾信息技术有限公司
IPC: G06F30/32
Abstract: 本发明提供了一种芯片上电控制装置，包括电源关断PSO链，该PSO链包括按照上电先后顺序分布的多条PSO子链，多条PSO子链中每一PSO子链均设置有与其对应的可调延迟电路，可调延迟电路的延迟信号输出端与该可调延迟电路对应的PSO子链的首个PSO单元的输入端连接；多条PSO子链中首条PSO子链对应的可调延迟电路的延迟信号输入端与PSO链的上电控制信号输出端口连接，多条PSO子链中除首条PSO子链外的每个其他PSO子链对应的可调延迟电路的延迟信号输入端，与该其他PSO子链的前一PSO子链的末个PSO单元的输出端连接。本发明能减少可关断模块中always-on单元的使用，减小可关断模块的设计面积和走线资源开销，进而减少低功耗设计的迭代次数，加速低功耗设计的收敛。
-
公开(公告)号：CN110717309A
公开(公告)日：2020-01-21
申请号：CN201910959194.0
申请日：2019-10-10
Applicant: 天津飞腾信息技术有限公司
IPC: G06F30/392 , G06F30/398
Abstract: 本发明提供了一种冗余金属填充方法、装置、设备及计算机可读存储介质，其中该方法包括：获取待填充集成电路版图；其中，所述集成电路版图时序收敛；从所述集成电路版图的设计电路中筛选出对填充金属敏感的信号路径；获取所述信号路径的物理信息；根据物理设计要求和所述物理信息，得到所述集成电路版图中禁止填充冗余金属的定制层区域；对所述集成电路版图中除所述定制层区域以外的区域进行冗余金属填充。本发明能削弱对冗余金属填充敏感的信号路径与冗余金属填充之间的耦合噪声。
-
公开(公告)号：CN110795899B
公开(公告)日：2023-11-28
申请号：CN201911081421.0
申请日：2019-11-07
Applicant: 飞腾信息技术有限公司
IPC: G06F30/32
Abstract: 本发明提供了一种芯片上电控制装置，包括电源关断PSO链，该PSO链包括按照上电先后顺序分布的多条PSO子链，多条PSO子链中每一PSO子链均设置有与其对应的可调延迟电路，可调延迟电路的延迟信号输出端与该可调延迟电路对应的PSO子链的首个PSO单元的输入端连接；多条PSO子链中首条PSO子链对应的可调延迟电路的延迟信号输入端与PSO链的上电控制信号输出端口连接，多条PSO子链中除首条PSO子链外的每个其他PSO子链对应的可调延迟电路的延迟信号输入端，与该其他PSO子链的前一PSO子链的末个PSO单元的输出端连接。本发明能减少可关断模块中always‑on单元的使用，减小可关断模块的设计面积和走线资源开销，进而减少低功耗设计的迭代次数，加速低功耗设计的收敛。
-
Patent Agency Ranking
公开(公告)号：CN110795909B
公开(公告)日：2023-10-24
申请号：CN201911081410.2
申请日：2019-11-07
Applicant: 飞腾信息技术有限公司
Inventor： 宋振坤 , 田金峰 , 马卓 , 丁军锋 , 张少华 , 周朝旭 , 王春雷 , 宋佳利 , 欧平 , 张明 , 郭御风 , 李珊珊 , 李振虎 , 赵旭野 , 魏龙文 , 薛彤 , 刘登龙 , 吉博林
IPC: G06F30/392
Abstract: 本发明提供了一种片上电源开关链的构建方法、装置、设备及存储介质，其中该构建方法包括：获取片上系统中目标模块的中心区域和缝隙区域内所有门控电源单元psw的坐标位置信息；对中心区域内的psw进行连接，形成第一psw闭环链；获取目标模块的门控电源单元触发信号的坐标位置信息；在第一psw闭环链中接入门控电源单元触发信号和门控电源单元响应信号；对缝隙区域内的psw进行连接，形成第二psw闭环链；确定中心区域内所有psw中距离缝隙区域最近的目标psw；以目标psw为接入点，将第二psw闭环链接入第一psw闭环链，形成片上电源开关链。本发明能快速处理模块中的psw串链，准确的实现psw的最优连接，避免出现冗长的连接线，防止绕线拥塞。
-
公开(公告)号：CN111209714B
公开(公告)日：2023-09-15
申请号：CN202010037199.0
申请日：2020-01-14
Applicant: 飞腾信息技术有限公司
IPC: G06F30/3312 , G06F30/392 , G06F115/06
Abstract: 本发明提供了一种片上系统敏感信号线的时序优化装置，包括：设置于敏感信号线周围的电源屏蔽线，所述电源屏蔽线的电源端与片上系统的电源电路的输出端连接；其中，所述敏感信号线为所述片上系统进行静态时序分析时时序违例路径上的信号线。本发明能在不影响信号线周边不需要做优化的路径的情况下，控制信号线的传播延迟，完成信号线的时序优化，提高片上系统的时序优化效率。
-
公开(公告)号：CN110717309B
公开(公告)日：2023-10-24
申请号：CN201910959194.0
申请日：2019-10-10
Applicant: 飞腾信息技术有限公司
IPC: G06F30/392 , G06F30/398
Abstract: 本发明提供了一种冗余金属填充方法、装置、设备及计算机可读存储介质，其中该方法包括：获取待填充集成电路版图；其中，所述集成电路版图时序收敛；从所述集成电路版图的设计电路中筛选出对填充金属敏感的信号路径；获取所述信号路径的物理信息；根据物理设计要求和所述物理信息，得到所述集成电路版图中禁止填充冗余金属的定制层区域；对所述集成电路版图中除所述定制层区域以外的区域进行冗余金属填充。本发明能削弱对冗余金属填充敏感的信号路径与冗余金属填充之间的耦合噪声。
-
公开(公告)号：CN111209714A
公开(公告)日：2020-05-29
申请号：CN202010037199.0
申请日：2020-01-14
Applicant: 天津飞腾信息技术有限公司
IPC: G06F30/3312 , G06F30/392 , G06F115/06
Abstract: 本发明提供了一种片上系统敏感信号线的时序优化装置，包括：设置于敏感信号线周围的电源屏蔽线，所述电源屏蔽线的电源端与片上系统的电源电路的输出端连接；其中，所述敏感信号线为所述片上系统进行静态时序分析时时序违例路径上的信号线。本发明能在不影响信号线周边不需要做优化的路径的情况下，控制信号线的传播延迟，完成信号线的时序优化，提高片上系统的时序优化效率。
-
公开(公告)号：CN110795909A
公开(公告)日：2020-02-14
申请号：CN201911081410.2
申请日：2019-11-07
Applicant: 天津飞腾信息技术有限公司
Inventor： 宋振坤 , 田金峰 , 马卓 , 丁军锋 , 张少华 , 周朝旭 , 王春雷 , 宋佳利 , 欧平 , 张明 , 郭御风 , 李珊珊 , 李振虎 , 赵旭野 , 魏龙文 , 薛彤 , 刘登龙 , 吉博林
IPC: G06F30/392
Abstract: 本发明提供了一种片上电源开关链的构建方法、装置、设备及存储介质，其中该构建方法包括：获取片上系统中目标模块的中心区域和缝隙区域内所有门控电源单元psw的坐标位置信息；对中心区域内的psw进行连接，形成第一psw闭环链；获取目标模块的门控电源单元触发信号的坐标位置信息；在第一psw闭环链中接入门控电源单元触发信号和门控电源单元响应信号；对缝隙区域内的psw进行连接，形成第二psw闭环链；确定中心区域内所有psw中距离缝隙区域最近的目标psw；以目标psw为接入点，将第二psw闭环链接入第一psw闭环链，形成片上电源开关链。本发明能快速处理模块中的psw串链，准确的实现psw的最优连接，避免出现冗长的连接线，防止绕线拥塞。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.034 seconds)
