-
公开(公告)号：CN111488717A
公开(公告)日：2020-08-04
申请号：CN202010294974.0
申请日：2020-04-15
Applicant: 天津飞腾信息技术有限公司
IPC: G06F30/3312 , G06F30/398 , G06F30/392 , G06F119/12 , G06F115/02
Abstract: 本发明提供了一种标准单元时序模型的抽取方法、装置、设备及存储介质，该抽取方法包括：将需抽取时序模型的第一标准单元放置于版图的中心位置；从标准单元库中随机选择需添加于第一标准单元周围的多个第二标准单元；在版图中对多个第二标准单元进行布局摆放，得到版图文件；对版图文件中的电源线的连接方式、第一标准单元的引脚连接方式以及第二标准单元的引脚连接方式进行处理；对版图文件中的寄生参数进行提取，生成寄生参数网表，根据寄生参数网表，抽取第一标准单元的时序信息；重复上述步骤，直至得到预设数量的时序信息，将预设数量的时序信息的平均值作为第一标准单元的时序模型。本发明能提高标准单元库时序信息的准确性。
-
公开(公告)号：CN110795899B
公开(公告)日：2023-11-28
申请号：CN201911081421.0
申请日：2019-11-07
Applicant: 飞腾信息技术有限公司
IPC: G06F30/32
Abstract: 本发明提供了一种芯片上电控制装置，包括电源关断PSO链，该PSO链包括按照上电先后顺序分布的多条PSO子链，多条PSO子链中每一PSO子链均设置有与其对应的可调延迟电路，可调延迟电路的延迟信号输出端与该可调延迟电路对应的PSO子链的首个PSO单元的输入端连接；多条PSO子链中首条PSO子链对应的可调延迟电路的延迟信号输入端与PSO链的上电控制信号输出端口连接，多条PSO子链中除首条PSO子链外的每个其他PSO子链对应的可调延迟电路的延迟信号输入端，与该其他PSO子链的前一PSO子链的末个PSO单元的输出端连接。本发明能减少可关断模块中always‑on单元的使用，减小可关断模块的设计面积和走线资源开销，进而减少低功耗设计的迭代次数，加速低功耗设计的收敛。
-
公开(公告)号：CN110795909B
公开(公告)日：2023-10-24
申请号：CN201911081410.2
申请日：2019-11-07
Applicant: 飞腾信息技术有限公司
Inventor： 宋振坤 , 田金峰 , 马卓 , 丁军锋 , 张少华 , 周朝旭 , 王春雷 , 宋佳利 , 欧平 , 张明 , 郭御风 , 李珊珊 , 李振虎 , 赵旭野 , 魏龙文 , 薛彤 , 刘登龙 , 吉博林
IPC: G06F30/392
Abstract: 本发明提供了一种片上电源开关链的构建方法、装置、设备及存储介质，其中该构建方法包括：获取片上系统中目标模块的中心区域和缝隙区域内所有门控电源单元psw的坐标位置信息；对中心区域内的psw进行连接，形成第一psw闭环链；获取目标模块的门控电源单元触发信号的坐标位置信息；在第一psw闭环链中接入门控电源单元触发信号和门控电源单元响应信号；对缝隙区域内的psw进行连接，形成第二psw闭环链；确定中心区域内所有psw中距离缝隙区域最近的目标psw；以目标psw为接入点，将第二psw闭环链接入第一psw闭环链，形成片上电源开关链。本发明能快速处理模块中的psw串链，准确的实现psw的最优连接，避免出现冗长的连接线，防止绕线拥塞。
-
Patent Agency Ranking
公开(公告)号：CN110825210A
公开(公告)日：2020-02-21
申请号：CN201911098764.8
申请日：2019-11-12
Applicant: 天津飞腾信息技术有限公司
IPC: G06F1/3234 , G06F1/10
Abstract: 本发明提供了一种片上系统的时钟树结构的设计方法、装置、设备及介质，其中该设计方法包括：确定片上系统允许同时导通的寄存器的最大数量；对片上系统内的所有寄存器进行分组，得到多个寄存器小组；其中，每个寄存器小组内的寄存器数量小于或等于最大数量；分别针对每个寄存器小组，对寄存器小组内的各寄存器进行时钟树设计，得到各寄存器小组的时钟树；分别将各寄存器小组的时钟树连接至片上系统的主时钟路径上；根据各时钟树的时钟长度，调节主时钟路径上的时钟信号到达各寄存器小组的时钟长度；其中，时钟信号到达各寄存器小组的时钟长度互不相同。本发明能减少同时翻转的寄存器数量，有效降低片上系统的瞬时功耗，减小对电源的冲击。
-
公开(公告)号：CN110795909A
公开(公告)日：2020-02-14
申请号：CN201911081410.2
申请日：2019-11-07
Applicant: 天津飞腾信息技术有限公司
Inventor： 宋振坤 , 田金峰 , 马卓 , 丁军锋 , 张少华 , 周朝旭 , 王春雷 , 宋佳利 , 欧平 , 张明 , 郭御风 , 李珊珊 , 李振虎 , 赵旭野 , 魏龙文 , 薛彤 , 刘登龙 , 吉博林
IPC: G06F30/392
Abstract: 本发明提供了一种片上电源开关链的构建方法、装置、设备及存储介质，其中该构建方法包括：获取片上系统中目标模块的中心区域和缝隙区域内所有门控电源单元psw的坐标位置信息；对中心区域内的psw进行连接，形成第一psw闭环链；获取目标模块的门控电源单元触发信号的坐标位置信息；在第一psw闭环链中接入门控电源单元触发信号和门控电源单元响应信号；对缝隙区域内的psw进行连接，形成第二psw闭环链；确定中心区域内所有psw中距离缝隙区域最近的目标psw；以目标psw为接入点，将第二psw闭环链接入第一psw闭环链，形成片上电源开关链。本发明能快速处理模块中的psw串链，准确的实现psw的最优连接，避免出现冗长的连接线，防止绕线拥塞。
-
公开(公告)号：CN110825210B
公开(公告)日：2022-06-03
申请号：CN201911098764.8
申请日：2019-11-12
Applicant: 飞腾信息技术有限公司
IPC: G06F1/3234 , G06F1/10
Abstract: 本发明提供了一种片上系统的时钟树结构的设计方法、装置、设备及介质，其中该设计方法包括：确定片上系统允许同时导通的寄存器的最大数量；对片上系统内的所有寄存器进行分组，得到多个寄存器小组；其中，每个寄存器小组内的寄存器数量小于或等于最大数量；分别针对每个寄存器小组，对寄存器小组内的各寄存器进行时钟树设计，得到各寄存器小组的时钟树；分别将各寄存器小组的时钟树连接至片上系统的主时钟路径上；根据各时钟树的时钟长度，调节主时钟路径上的时钟信号到达各寄存器小组的时钟长度；其中，时钟信号到达各寄存器小组的时钟长度互不相同。本发明能减少同时翻转的寄存器数量，有效降低片上系统的瞬时功耗，减小对电源的冲击。
-
公开(公告)号：CN110795899A
公开(公告)日：2020-02-14
申请号：CN201911081421.0
申请日：2019-11-07
Applicant: 天津飞腾信息技术有限公司
IPC: G06F30/32
Abstract: 本发明提供了一种芯片上电控制装置，包括电源关断PSO链，该PSO链包括按照上电先后顺序分布的多条PSO子链，多条PSO子链中每一PSO子链均设置有与其对应的可调延迟电路，可调延迟电路的延迟信号输出端与该可调延迟电路对应的PSO子链的首个PSO单元的输入端连接；多条PSO子链中首条PSO子链对应的可调延迟电路的延迟信号输入端与PSO链的上电控制信号输出端口连接，多条PSO子链中除首条PSO子链外的每个其他PSO子链对应的可调延迟电路的延迟信号输入端，与该其他PSO子链的前一PSO子链的末个PSO单元的输出端连接。本发明能减少可关断模块中always-on单元的使用，减小可关断模块的设计面积和走线资源开销，进而减少低功耗设计的迭代次数，加速低功耗设计的收敛。
-
公开(公告)号：CN111488717B
公开(公告)日：2022-06-10
申请号：CN202010294974.0
申请日：2020-04-15
Applicant: 飞腾信息技术有限公司
IPC: G06F30/3312 , G06F30/398 , G06F30/392 , G06F119/12 , G06F115/02
Abstract: 本发明提供了一种标准单元时序模型的抽取方法、装置、设备及存储介质，该抽取方法包括：将需抽取时序模型的第一标准单元放置于版图的中心位置；从标准单元库中随机选择需添加于第一标准单元周围的多个第二标准单元；在版图中对多个第二标准单元进行布局摆放，得到版图文件；对版图文件中的电源线的连接方式、第一标准单元的引脚连接方式以及第二标准单元的引脚连接方式进行处理；对版图文件中的寄生参数进行提取，生成寄生参数网表，根据寄生参数网表，抽取第一标准单元的时序信息；重复上述步骤，直至得到预设数量的时序信息，将预设数量的时序信息的平均值作为第一标准单元的时序模型。本发明能提高标准单元库时序信息的准确性。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.022 seconds)
