芯片上电控制装置
    2.
    发明授权

    公开(公告)号:CN110795899B

    公开(公告)日:2023-11-28

    申请号:CN201911081421.0

    申请日:2019-11-07

    Abstract: 本发明提供了一种芯片上电控制装置,包括电源关断PSO链,该PSO链包括按照上电先后顺序分布的多条PSO子链,多条PSO子链中每一PSO子链均设置有与其对应的可调延迟电路,可调延迟电路的延迟信号输出端与该可调延迟电路对应的PSO子链的首个PSO单元的输入端连接;多条PSO子链中首条PSO子链对应的可调延迟电路的延迟信号输入端与PSO链的上电控制信号输出端口连接,多条PSO子链中除首条PSO子链外的每个其他PSO子链对应的可调延迟电路的延迟信号输入端,与该其他PSO子链的前一PSO子链的末个PSO单元的输出端连接。本发明能减少可关断模块中always‑on单元的使用,减小可关断模块的设计面积和走线资源开销,进而减少低功耗设计的迭代次数,加速低功耗设计的收敛。

    片上系统的混合时钟树结构

    公开(公告)号:CN110569596B

    公开(公告)日:2023-05-23

    申请号:CN201910845557.8

    申请日:2019-09-02

    Abstract: 本发明提供了一种片上系统的混合时钟树结构,片上系统的时钟主干路径上的多个门控单元位于所述片上系统时钟结构的中心位置,所述多个门控单元包括沿时钟信号传播方向依次设置的第一级门控单元和第二级门控单元以及第三级门控单元,各级门控单元的输出端口均设有H‑tree,所述第一级门控单元和所述第二级门控单元的输出端口处均以其输出端口为根节点形成有多叉树时钟树。本发明可以根据时钟结构和负载情况,灵活的在时钟的不同分支门控之后建立规模相对较小的多棵H‑tree,在局部负载较小的时钟树分支上基于多叉树的方案产生时钟树,使得多叉树产生的时钟树长度小于同层次之下H‑tree的时钟延迟,使得整个时钟树的延迟达到最短。

    片上系统的混合时钟树结构

    公开(公告)号:CN110569596A

    公开(公告)日:2019-12-13

    申请号:CN201910845557.8

    申请日:2019-09-02

    Abstract: 本发明提供了一种片上系统的混合时钟树结构,片上系统的时钟主干路径上的多个门控单元位于所述片上系统时钟结构的中心位置,所述多个门控单元包括沿时钟信号传播方向依次设置的第一级门控单元和第二级门控单元以及第三级门控单元,各级门控单元的输出端口均设有H-tree,所述第一级门控单元和所述第二级门控单元的输出端口处均以其输出端口为根节点形成有多叉树时钟树。本发明可以根据时钟结构和负载情况,灵活的在时钟的不同分支门控之后建立规模相对较小的多棵H-tree,在局部负载较小的时钟树分支上基于多叉树的方案产生时钟树,使得多叉树产生的时钟树长度小于同层次之下H-tree的时钟延迟,使得整个时钟树的延迟达到最短。

    芯片上电控制装置
    6.
    发明公开

    公开(公告)号:CN110795899A

    公开(公告)日:2020-02-14

    申请号:CN201911081421.0

    申请日:2019-11-07

    Abstract: 本发明提供了一种芯片上电控制装置,包括电源关断PSO链,该PSO链包括按照上电先后顺序分布的多条PSO子链,多条PSO子链中每一PSO子链均设置有与其对应的可调延迟电路,可调延迟电路的延迟信号输出端与该可调延迟电路对应的PSO子链的首个PSO单元的输入端连接;多条PSO子链中首条PSO子链对应的可调延迟电路的延迟信号输入端与PSO链的上电控制信号输出端口连接,多条PSO子链中除首条PSO子链外的每个其他PSO子链对应的可调延迟电路的延迟信号输入端,与该其他PSO子链的前一PSO子链的末个PSO单元的输出端连接。本发明能减少可关断模块中always-on单元的使用,减小可关断模块的设计面积和走线资源开销,进而减少低功耗设计的迭代次数,加速低功耗设计的收敛。

Patent Agency Ranking