公开(公告)号：CN116435350A

公开(公告)日：2023-07-14

申请号：CN202310411263.0

申请日：2023-04-18

Applicant: 重庆邮电大学 ,  电子科技大学重庆微电子产业技术研究院

Inventor： 任敏 ,  董立航 ,  杨洋 ,  李泽宏

IPC: H01L29/739 ,  H01L29/06 ,  G01R19/00 ,  G01R15/06

Abstract: 本发明涉及一种具有电压采样功能的IGBT器件，通过在与IGBT主结相邻的浮空场环内引入MOS结构作为电压传感器，浮空环电势的变化控制MOS结构的沟道开启与关断，利用MOS结构源极外接采样电阻，其源极电压变化与IGBT耐压之间存在映射关系，由于MOS结构沟道开启需要一个阈值电压，该阈值电压映射到IGBT集电极电压上为Vst，即当IGBT集电极电压增大到Vst时，Sensor才会开始检测Vce，采样MOS源极电压变化与IGBT集电极之间的映射关系，实现局部电压采样功能，能够有效缓解采样信号动态范围和分辨率之间的矛盾，在达到电气隔离效果的同时也不会损害器件正向阻断特性。

公开(公告)号：CN116435351A

公开(公告)日：2023-07-14

申请号：CN202310411675.4

申请日：2023-04-18

Applicant: 重庆邮电大学 ,  电子科技大学重庆微电子产业技术研究院

Inventor： 李泽宏 ,  董立航 ,  杨洋 ,  任敏

IPC: H01L29/739 ,  G01R19/00 ,  G01R15/06 ,  H01L29/06

Abstract: 本发明涉及一种带有电压检测功能的IGBT器件，通过在与IGBT主结相邻位处设置浮空场，在浮空场环内加入氧化物电容介质层形成两个寄生电容C1与C2，其中，C2接地，两个寄生电容为串联关系能够感测来自浮空环中的电势变化，在C1和C2之间引出电压采样电极15对寄生电容C2的电压进行测量，得到电压采样电极Vsensor与IGBT集电极电压Vce之间的对应关系，通过调整两个寄生电容的大小，能够有效控制电压采样比，在达到电气隔离效果的同时也不会损害器件正向阻断特性。

公开(公告)号：CN119224607A

公开(公告)日：2024-12-31

申请号：CN202411381892.4

申请日：2024-09-30

Applicant: 电子科技大学重庆微电子产业技术研究院

Inventor： 陈财 ,  王亚豪 ,  李泽宏 ,  王硕 ,  李苏 ,  吴文强 ,  张仁辉 ,  任敏 ,  王璇

IPC: G01R31/385 ,  G01R31/367

Abstract: 本发明属于电池技术领域，涉及一种动力电池SOC估算修正方法；包括：根据动力电池特性构建电池二阶RC等效模型，获取模型的SOC‑OCV曲线；模型上电，并获取基准SOC值；对模型的参数进行检测，检测失败，则对模型进行掉电处理，否则获取模型输出电压值VBATT和其对应的SOC值；计算模型的反馈因子，根据反馈因子对VBATT和#imgabs0#的值进行更新；根据更新后的#imgabs1#值进行电流积分；根据电流积分结果对充电/放电末期数据进行修正；本发明通过引入反馈因子对VBATT进行更新，有效简化动力电池SOC估算复杂度并提升其估算精度，能够进一步校准SOC初始值并弥补开路电压带来的开环估计误差。

公开(公告)号：CN118610232A

公开(公告)日：2024-09-06

申请号：CN202410819015.4

申请日：2024-06-24

Applicant: 电子科技大学重庆微电子产业技术研究院 ,  华润微电子(重庆)有限公司

Inventor： 李泽宏 ,  郭心如 ,  李岫芸 ,  王彤阳 ,  叶俊 ,  肖璇 ,  桑雨果 ,  刘华瑞 ,  任敏 ,  王亚豪 ,  陈财

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明提供一种集成肖特基二极管的超结SGT器件及其制备方法，包括N型衬底、N型外延层、屏蔽栅沟槽、P型掺杂区、源区、体区、欧姆接触区、隔离介质层，以及欧姆接触金属、肖特基接触金属和底层金属；本发明所提出的结构基于超结SGT结构，在超结结构降低比导通电阻、屏蔽栅结构降低栅漏电荷的同时，器件内部集成肖特基结构，肖特基二极管替代原有的寄生PN结二极管进行续流，大幅降低了反向恢复所需抽取的少子电荷，加快了反向恢复的速度、改善了反向过冲，器件的反向恢复特性得到优化。

公开(公告)号：CN118610231A

公开(公告)日：2024-09-06

申请号：CN202410817650.9

申请日：2024-06-24

Applicant: 电子科技大学重庆微电子产业技术研究院 ,  华润微电子(重庆)有限公司

Inventor： 李泽宏 ,  李岫芸 ,  郭心如 ,  王彤阳 ,  叶俊 ,  肖璇 ,  桑雨果 ,  刘华瑞 ,  任敏 ,  王亚豪 ,  陈财

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明提供一种具有屏蔽栅结构的超结MOS器件及制备方法，包括N+衬底、N‑漂移区、底层金属、顶层金属、P型柱、屏蔽栅沟槽、平面控制栅、N+源区、欧姆接触区、P型体区；本发明提供的具有屏蔽栅结构的超结MOS器件，优化了VDMOS器件整体电场，将原有的一维耗尽调整为二维耗尽，优化导通电阻与击穿电压之间的关系。同时，由于屏蔽栅的电荷耦合作用的存在，使得控制栅输入电荷减小、密勒电容减小。

公开(公告)号：CN115332354A

公开(公告)日：2022-11-11

申请号：CN202211033224.3

申请日：2022-08-26

Applicant: 电子科技大学 ,  电子科技大学重庆微电子产业技术研究院

Inventor： 任敏 ,  叶昶宇 ,  雷清滢 ,  任心宇 ,  吴逸凝 ,  向月清 ,  李泽宏

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/16

Abstract: 本发明属于功率半导体技术领域，涉及一种碳化硅MOSFET结构，包括金属化漏极、高掺杂第一导电类型半导体衬底、第一导电类型半导体外延层、第二导电类型半导体阱、高掺杂第二导电类型半导体欧姆接触区、高掺杂第一导电类型半导体源极接触区、高掺杂第一导电类型半导体导流层、第一导电类型半导体JFET区、金属化源极、栅氧化层、肖特基金属区、多晶硅栅电极、氧化层、N+多晶硅短路层；本发明采用分离栅结构，在栅中部集成肖特基接触，并在JFET区中设置导流层。随漏极电压的增加，肖特基接触让JFET区快速耗尽，提前夹断，降低器件的饱和电流。导流层为电流提供的通路既能提升器件的短路电流耐受能力，又能降低器件导通电阻。