-
公开(公告)号:CN117055675A
公开(公告)日:2023-11-14
申请号:CN202311182060.5
申请日:2023-09-13
Applicant: 西安电子科技大学重庆集成电路创新研究院
IPC: G05F1/56
Abstract: 本发明公开了一种高速双通道跟踪保持电路,涉及集成电路技术领域,解决了现有技术中采样电路的精度和线性度,与电路中存在时钟馈通和电荷注入效应的问题,该电路包括:依次串联的输入缓冲模块、跟踪保持模块、级间缓冲模块和开关模块;输入缓冲模块用于将前级电路与跟踪保持模块隔离,得到稳定输入电压;跟踪保持模块用于根据失调补偿后的失调补偿电路以及采样保持电路对输入电压进行采样,得到采样电压;级间缓冲器利用源极负反馈,得到与稳定输入电压电位相反的级间缓冲输出电压;开关模块用于对级间缓冲输出电压保持至下级电路中;实现了对电路进行失调误差校准,且消除了电路的时钟馈通效应,使电路的线性度得到提高。
-
公开(公告)号:CN114679171A
公开(公告)日:2022-06-28
申请号:CN202111481474.9
申请日:2021-12-06
Applicant: 西安电子科技大学重庆集成电路创新研究院
IPC: H03K19/0185 , H03K19/003
Abstract: 本发明提供的一种基于自举电容的宽带高线性度输入信号缓冲器,采用抽取电容C3技术、基于自举电容C1和交流浮空电阻R技术的输入管M2,低输出阻抗共源共栅结构组成,采用抽取电容技术的电容C3可以补偿高频大幅度正向输入时输入信号缓冲器的摆率,达到改善线性度的目的;同时低输出阻抗共源共栅结构可以降低输入缓冲器的输出阻抗,基于自举电容和交流浮空电阻技术保证了输入管的漏源电压恒定,消除了沟长调制效应,从而可以提升数模转化器ADC的整体性能。
-
公开(公告)号:CN117490839A
公开(公告)日:2024-02-02
申请号:CN202311444918.0
申请日:2023-11-01
Applicant: 西安电子科技大学重庆集成电路创新研究院
IPC: G01J1/44
Abstract: 本发明公开了一种基于Cascode结构的混合式高速淬灭电路及方法,电路包括:单光子雪崩光电二极管SPAD、Cascode结构单元、延迟保持电路和单稳态电路,单光子雪崩光电二极管SPAD触发载流子的雪崩倍增效应实现单个光子的检测,Cascode结构单元让单光子雪崩光电二极管SPAD承受高的过偏压,延迟保持电路产生时间可控的延时时间,单稳态电路产生脉冲宽度可调的单脉冲复位信号,向Cascode结构单元发送复位信号,Cascode结构单元根据触发复位信号使得单光子雪崩光电二极管SPAD两端的反向偏压大于雪崩击穿电压,单光子雪崩光电二极管SPAD恢复到工作状态。方法基于上述电路。本发明采用被动淬灭和可变负载淬灭相结合的方法,通过引入Cascode结构实现了缩短淬灭时间、提高单光子探测响应速度目的。
-
公开(公告)号:CN117271417A
公开(公告)日:2023-12-22
申请号:CN202311175762.0
申请日:2023-09-11
Applicant: 西安电子科技大学重庆集成电路创新研究院
Abstract: 本发明提供了一种基于JESD204B协议的弹性缓冲器,检测多个通道的同步序列ILAS中的R字,以确定固定时延;存储所有多个通道的同步序列ILAS,在同一时间释放以使所有通道同步;将固定时延赋值给计数器,以使四字计数器达到固定时延后归零,并对读地址和写地址同步计数;所述ILAS包括四个多帧;根据读地址和写地址的计数值计算每个通道的ILAS的可变时延。本发明通过读取同步FIFO的读写地址,可以准确确定可变延迟取值,对于JESD204B子类1的四字节处理适应性较高。
-
公开(公告)号:CN117055681A
公开(公告)日:2023-11-14
申请号:CN202311182066.2
申请日:2023-09-13
Applicant: 西安电子科技大学重庆集成电路创新研究院
IPC: G05F1/567
Abstract: 本发明提供的一种带有高阶温度补偿的带隙基准电路,由高阶曲率补偿电路4产生亚阈值漏电流,在亚阈值漏电流的作用下使产生与温度成正比例关系电流的电路1中两个晶体管源端的电压相等,来抑制Vref的变化,除此之外,通过电流镜将偏置电流拷贝到高阶曲率补偿电路4的电阻上,利用高阶曲率补偿电路4输出晶体管栅极电压随温度升高而线性增加的特性,调整高阶曲率补偿电路4自身电阻的阻值,使带有高阶温度补偿的带隙基准电路正常工作时高阶曲率补偿电路4输出晶体管始终处于亚阈值区,改善带有高阶温度补偿的带隙基准电路的温度系数。
-
公开(公告)号:CN116938252A
公开(公告)日:2023-10-24
申请号:CN202310692572.X
申请日:2023-06-12
Applicant: 西安电子科技大学重庆集成电路创新研究院
Abstract: 本发明公开了一种用于逐次逼近型模数转换器的DAC线性度及能效增强方法,包括:基于数据权重平均算法将高精度逐次逼近型模数转换器的DAC高H位电容拆分成2H‑1个容值相等的电容单元;利用辅助ADC采集输入信号,并进行H位粗量化处理,得到高H位量化数字码;基于高H位量化数字码对电容单元进行重分配,并根据分配结果对电容单元进行开关切换。该方法对DAC高H位电容进行了拆分,利用DWA技术减少了电容失配对DAC的影响,提高了DAC的线性度;同时对拆分后的电容单元进行重新分配,优化了电容单元开关切换,减少了所需切换的电容单元数量,节省了开关能量,在提高DAC线性度的基础上进一步增强了能效,降低了功耗。
-
公开(公告)号:CN116915256A
公开(公告)日:2023-10-20
申请号:CN202310826811.6
申请日:2023-07-06
Applicant: 西安电子科技大学重庆集成电路创新研究院
Abstract: 本发明公开了一种基于CT‑DSM和PLL的数字化模数转换器,包括:前级积分器、第二级积分器、量化器、DWA校准模块和电容性数模转换器CDAC。本发明将传统的运算放大器和比较器等功耗大的有源模块替换为纯电流控制振荡器CCO设计,从而减少了功耗和面积,并提高了数字化水平。前级积分器采用CCO的相位为频率积分特性,通过电荷泵输出电流表示信号的积分信息,量化器采用两级DFF连接XOR逻辑对CCO量化解码从而输出数字信号,由于基于CT‑DSM和PLL的数字化模数转换器采用闭环系统,也解决了传统的基于压控振荡器VCO量化器本身具有的非线性问题。
-
公开(公告)号:CN116915249A
公开(公告)日:2023-10-20
申请号:CN202310907697.X
申请日:2023-07-21
Applicant: 西安电子科技大学重庆集成电路创新研究院
Abstract: 本发明公开了一种具有级间增益补偿的高精度逐次逼近型模数转换器,包括:用于采样输入信号的采样电路;第一级SAR ADC,与采样电路连接,用于对输入信号进行量化得到第一级余量信息;动态运算放大器,输入端与第一级SAR ADC的电容阵列顶极板连接,用于重复将第一级余量信息放大m次,且每次将第一级余量信息放大n倍;m为大于或等于2的整数;x为1至m中的整数;第二级SAR ADC,包括m组子量化模块,每组子量化模块均与动态运算放大器的输出端连接,第x组子量化模块用于对第x次叠加余量信息量化得到第x次余量信息;第x次叠加余量信息是第二级SAR ADC的第x‑1次余量信息与第一级SAR ADC的第x次放大后的余量信息叠加后的信息。
-
公开(公告)号:CN114389615A
公开(公告)日:2022-04-22
申请号:CN202111517920.7
申请日:2021-12-13
Applicant: 西安电子科技大学重庆集成电路创新研究院
IPC: H03M1/12
Abstract: 本发明公开了一种基于环形放大器的MDAC,该MDAC呈上下对称的伪差分结构,本实施例的环形放大器没有内部极点,相比传统多级米勒补偿运放,在实现相同带宽下所用功耗更低,即能效更高;并且本发明的环形放大器在第三级引入增益补偿MOS管,在输出电压接近电源轨时,增益补偿MOS管形成的正反馈机制会补偿输出电压接近电源轨时的增益下降,从而得到一个范围更大更平坦的开环增益与输出电压的曲线,相比传统运放,在相同的线性度指标下,本实施例的环形放大器的输出摆幅更大。同时本发明的环形放大器在电源轨之间堆叠的MOS管最多是三个,适用于低压的先进工艺。
-
公开(公告)号:CN114389615B
公开(公告)日:2024-03-29
申请号:CN202111517920.7
申请日:2021-12-13
Applicant: 西安电子科技大学重庆集成电路创新研究院
IPC: H03M1/12
Abstract: 本发明公开了一种基于环形放大器的MDAC,该MDAC呈上下对称的伪差分结构,本实施例的环形放大器没有内部极点,相比传统多级米勒补偿运放,在实现相同带宽下所用功耗更低,即能效更高;并且本发明的环形放大器在第三级引入增益补偿MOS管,在输出电压接近电源轨时,增益补偿MOS管形成的正反馈机制会补偿输出电压接近电源轨时的增益下降,从而得到一个范围更大更平坦的开环增益与输出电压的曲线,相比传统运放,在相同的线性度指标下,本实施例的环形放大器的输出摆幅更大。同时本发明的环形放大器在电源轨之间堆叠的MOS管最多是三个,适用于低压的先进工艺。
-
-
-
-
-
-
-
-
-