一种用于SAR ADC中split开关时序的电容失配自校准方法

    公开(公告)号:CN116938240A

    公开(公告)日:2023-10-24

    申请号:CN202310671704.0

    申请日:2023-06-07

    Abstract: 本发明公开了一种用于SAR ADC中split开关时序的电容失配自校准方法,包括:设定校准起始位;在校准采样阶段:将待校准电容CL(q+1)p的下极板由电源电压切换至接地端,待校准电容CL(q+1)ns的下极板由接地端切换至电源电压,并获取电容上极板的电压变化量;校准量化阶段:由最低位电容到第q位电容组成的校准子DAC进行量化得到数字码,并根据数字码得到当前待校准电容的校准值;依次校准第二电容阵列和第四电容阵列中的电容,当第二电容阵列和第四电容阵列中的电容均校准完后,计算实际级间增益并根据实际级间增益校准第一电容阵列和第三电容阵列中的电容;计算并存储级间增益误差和校准系数。

    用于逐次逼近型模数转换器的DAC线性度及能效增强方法

    公开(公告)号:CN116938252A

    公开(公告)日:2023-10-24

    申请号:CN202310692572.X

    申请日:2023-06-12

    Abstract: 本发明公开了一种用于逐次逼近型模数转换器的DAC线性度及能效增强方法,包括:基于数据权重平均算法将高精度逐次逼近型模数转换器的DAC高H位电容拆分成2H‑1个容值相等的电容单元;利用辅助ADC采集输入信号,并进行H位粗量化处理,得到高H位量化数字码;基于高H位量化数字码对电容单元进行重分配,并根据分配结果对电容单元进行开关切换。该方法对DAC高H位电容进行了拆分,利用DWA技术减少了电容失配对DAC的影响,提高了DAC的线性度;同时对拆分后的电容单元进行重新分配,优化了电容单元开关切换,减少了所需切换的电容单元数量,节省了开关能量,在提高DAC线性度的基础上进一步增强了能效,降低了功耗。

    一种基于CT-DSM和PLL的数字化模数转换器

    公开(公告)号:CN116915256A

    公开(公告)日:2023-10-20

    申请号:CN202310826811.6

    申请日:2023-07-06

    Abstract: 本发明公开了一种基于CT‑DSM和PLL的数字化模数转换器,包括:前级积分器、第二级积分器、量化器、DWA校准模块和电容性数模转换器CDAC。本发明将传统的运算放大器和比较器等功耗大的有源模块替换为纯电流控制振荡器CCO设计,从而减少了功耗和面积,并提高了数字化水平。前级积分器采用CCO的相位为频率积分特性,通过电荷泵输出电流表示信号的积分信息,量化器采用两级DFF连接XOR逻辑对CCO量化解码从而输出数字信号,由于基于CT‑DSM和PLL的数字化模数转换器采用闭环系统,也解决了传统的基于压控振荡器VCO量化器本身具有的非线性问题。

    具有级间增益补偿的高精度逐次逼近型模数转换器

    公开(公告)号:CN116915249A

    公开(公告)日:2023-10-20

    申请号:CN202310907697.X

    申请日:2023-07-21

    Abstract: 本发明公开了一种具有级间增益补偿的高精度逐次逼近型模数转换器,包括:用于采样输入信号的采样电路;第一级SAR ADC,与采样电路连接,用于对输入信号进行量化得到第一级余量信息;动态运算放大器,输入端与第一级SAR ADC的电容阵列顶极板连接,用于重复将第一级余量信息放大m次,且每次将第一级余量信息放大n倍;m为大于或等于2的整数;x为1至m中的整数;第二级SAR ADC,包括m组子量化模块,每组子量化模块均与动态运算放大器的输出端连接,第x组子量化模块用于对第x次叠加余量信息量化得到第x次余量信息;第x次叠加余量信息是第二级SAR ADC的第x‑1次余量信息与第一级SAR ADC的第x次放大后的余量信息叠加后的信息。

Patent Agency Ranking