-
公开(公告)号：CN119986315A
公开(公告)日：2025-05-13
申请号：CN202510071357.7
申请日：2025-01-16
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种监测NBTI效应的高精度模拟电路、芯片及IP，属于集成电路技术领域，包括：NBTI效应监测单元、带隙基准电路和新型迟滞比较器；本发明电路结构较简单，采用模拟电路，电路中的电阻值小，具有面积小，成本低的特点；在不同工艺、温度、电源电压下，能通过输出的预警信号非常简便、精准地监测被测芯片的NBTI效应，解决了现有技术方案芯片面积大，设计复杂度高，精度低的问题。
-
公开(公告)号：CN113990866A
公开(公告)日：2022-01-28
申请号：CN202111622482.0
申请日：2021-12-28
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 西安电子科技大学
IPC: H01L27/02
Abstract: 本发明实施例提供一种硅控整流器、芯片及电路，所述硅控整流器包括：衬底，所述衬底上方设有N阱区和P阱区；所述N阱区和P阱区上方依次设有第一N+区、第一P+区、第三区、第二N+区及第二P+区，所述第三区为第三P+区或第三N+区；所述第一N+区和第一P+区均与所述硅控整流器的阳极相连；所述第二N+区和第二P+区均与所述硅控整流器的阴极相连。所述硅控整流器具有更强的泄放电流的能力，大大提升了防护能力。
-
公开(公告)号：CN111736367A
公开(公告)日：2020-10-02
申请号：CN202010484876.3
申请日：2020-06-01
Applicant: 西安电子科技大学
Abstract: 本发明公开了提供一种基于石墨烯的相位调制器、调制方法及制备方法，该相位调制器，包括：自下而上设置于基板上的衬底层、夹层结构和金属层，其中，所述夹层结构自下而上依次包含下约束层、石墨烯层和上约束层；所述石墨烯层的部分表面具有金属薄膜，用于作为外加电压的接地端。衬底层为二氧化硅层；上约束层和下约束层分别为硅层。金属层为铝层。本发明利用石墨烯的电光可调特性，在入射光波长为1550nm时实现对相位的调节，且相位调制器的尺寸较小，有利于实现光电器件小尺寸，高集成的目标。
-
公开(公告)号：CN116827272A
公开(公告)日：2023-09-29
申请号：CN202310610445.0
申请日：2023-05-26
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 西安电子科技大学
Abstract: 本发明实施例提供一种斩波放大器电路及设备，属于放大器技术领域。所述斩波放大器电路包括：沿该斩波放大器电路的输入端至输出端依次连接的第一级斩波器、第一级放大器、第二级斩波器和第二级放大器；以及反馈回路，其设置在所述第一级放大器的输出端与信号补偿端之间，被配置为滤除所述第一级放大器的输出信号中的失调电压和1/f噪声，并将进行所述滤除所得的信号反馈至所述第一级放大器的所述信号补偿端。本发明实施例在第一级放大器后设置反馈回路，以抑制所述第一级放大器的输出信号中的失调电压和1/f噪声。
-
公开(公告)号：CN113990866B
公开(公告)日：2023-05-09
申请号：CN202111622482.0
申请日：2021-12-28
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 西安电子科技大学
IPC: H01L27/02
Abstract: 本发明实施例提供一种硅控整流器、芯片及电路，所述硅控整流器包括：衬底，所述衬底上方设有N阱区和P阱区；所述N阱区和P阱区上方依次设有第一N+区、第一P+区、第三区、第二N+区及第二P+区，所述第三区为第三P+区或第三N+区；所述第一N+区和第一P+区均与所述硅控整流器的阳极相连；所述第二N+区和第二P+区均与所述硅控整流器的阴极相连。所述硅控整流器具有更强的泄放电流的能力，大大提升了防护能力。
-
Patent Agency Ranking
公开(公告)号：CN114689955A
公开(公告)日：2022-07-01
申请号：CN202011566708.5
申请日：2020-12-25
Applicant: 北京智芯微电子科技有限公司 , 西安电子科技大学 , 北京芯可鉴科技有限公司
Abstract: 本发明公开了一种用于测试MCU静电放电防护性能的电路及方法，该电路通过在MCU的外围电路中加入ESD干扰信号源，并接入待测试的MCU；然后利用直流电压信号驱动待测试MCU产生无ESD干扰信号的输出波形；获取ESD干扰信号源的参数，并得到ESD干扰信号；将直流电压信号和ESD干扰信号进行共同作用于待测试的MCU，得到有ESD干扰信号的输出波形；将无ESD干扰信号的输出波形和有ESD干扰信号的输出波形进行对比分析，以完成待测试MCU的静电放电防护性能测试评估。本发明提供的测试MCU静电放电防护性能的电路，克服了现有技术中在MCU启动后外围电路无法测试MCU在启动后的ESD干扰的问题，可用于对具有稳定静电放电防护性能的MCU的测试筛选，从而提高集成电路的稳定性。
-
公开(公告)号：CN113782528B
公开(公告)日：2022-02-08
申请号：CN202111330860.8
申请日：2021-11-11
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 西安电子科技大学 , 国网江苏省电力有限公司常州供电分公司 , 国家电网有限公司
IPC: H01L27/02 , H01L27/092 , H01L23/552 , H01L21/8238
Abstract: 本发明提供一种半导体器件、集成电路产品以及制造方法，属于半导体器件技术领域。所述半导体器件包括：基体；第一掺杂区，形成于所述基体，所述第一掺杂区是第一MOS的源区和漏区的掺杂区；第二掺杂区，形成于所述基体，所述第二掺杂区与所述源区的距离小于所述第二掺杂区与所述漏区的距离，所述第二掺杂区与所述源区的导电类型相反；互连层，具有导电性，与所述第二掺杂区和所述源区有接触。本发明可为半导体器件提供抗电磁干扰能力。
-
公开(公告)号：CN119644105A
公开(公告)日：2025-03-18
申请号：CN202411656912.4
申请日：2024-11-19
Applicant: 北京智芯微电子科技有限公司 , 西安电子科技大学
IPC: G01R31/28
Abstract: 本发明涉及集成电路及芯片技术领域，提供一种器件沟道退化监测电路及芯片。该电路包括退化环形振荡器，退化环形振荡器包括奇数个串行连接的退化反相器；退化反相器中第一晶体管为高压功率晶体管，第一晶体管的漏极通过隔离耐压器件与第二晶体管的漏极相连，第二晶体管的栅极连接第二输入端，第二晶体管的漏极与隔离耐压器件之间的节点连接第二输出端。克服了现有监测电路仅适用于监测低压SOC芯片、无法监测高压电路及芯片的缺陷，本发明能够支持高压器件及电路的退化监测和预警，可以内嵌到电源与隔离驱动芯片中，并克服了目前仅对芯片做初始出厂时老化可靠性预测，无法预警高压电源、隔离芯片随着工作时间、实时动态经时老化监测的难题。
-
公开(公告)号：CN112397504B
公开(公告)日：2024-04-30
申请号：CN202011280765.7
申请日：2020-11-16
Applicant: 西安电子科技大学
IPC: H01L27/02
Abstract: 本发明公开了一种用于40纳米5V‑CMOS电路的ESD防护装置，包括：P型衬底，P型衬底上设置有相邻的N阱和P阱；其中，N阱内从左至右依次设有第一N+注入区、第一浅沟槽隔离区以及第一P+注入区；N阱和P阱之间跨接有第二P+注入区，第一P+注入区和第二P+注入区之间的表面设有第一栅氧化层区；P阱内从左至右依次设有第二N+注入区、第三N+注入区、第二浅沟槽隔离区以及第三P+注入区，第二N+注入区与第三N+注入区之间的表面设有第二栅氧化层区；第二P+注入区与第二N+注入区之间设有第三浅沟槽隔离区。本发明提供的ESD防护装置降低了器件触发电压，提高了维持电压，克服了传统LVTSCR器件结构的闩锁和潜在失效问题，同时优化了器件的过冲电压特性。
-
公开(公告)号：CN113889537B
公开(公告)日：2022-03-04
申请号：CN202111482363.X
申请日：2021-12-07
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 西安电子科技大学
IPC: H01L29/78 , H01L21/336 , H01L21/762
Abstract: 本发明涉及半导体技术领域，提供一种半导体器件及其制作方法。所述半导体器件包括栅电极、源电极和漏电极，还包括：浅槽隔离结构，所述浅槽隔离结构包括第一隔离部和第二隔离部，所述第二隔离部与所述第一隔离部契合；所述第二隔离部用于阻碍所述半导体器件内寄生沟道的形成。本发明在浅槽隔离区域设置相契合的第一隔离部和第二隔离部，通过第二隔离部将寄生沟道延伸至浅槽隔离区域内，减缓或阻断寄生沟道内电荷的流动，减少因浅槽隔离区域陷阱电荷影响而导致的泄漏电流。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.06 seconds)
