公开(公告)号：CN102738153B

公开(公告)日：2016-03-30

申请号：CN201210243652.9

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 胡辉勇 ,  宋建军 ,  宣荣喜 ,  吕懿 ,  张鹤鸣 ,  周春宇 ,  舒斌 ,  郝跃

IPC: H01L27/06 ,  H01L21/8249

Abstract: 本发明公开了一种SiGe HBT双应变平面BiCMOS集成器件及制备方法，其过程为：在衬底片上制备埋层，生长N-Si作为双极器件集电区，光刻基区，在基区区域生长P-SiGe、i-Si、i-Poly-Si，制备深槽隔离，形成发射极、基极和集电极，形成SiGe HBT器件；刻蚀出NMOS和PMOS器件有源区，制备NMOS和PMOS器件有源区；制备虚栅极，分别进行NMOS和PMOS器件轻掺杂源漏结构（LDD）注入，制备侧墙，自对准形成NMOS和PMOS器件源漏；刻蚀虚栅，淀积SiON栅介质层和W-TiN复合栅，形成CMOS结构，最终构成SiGe HBT、双应变平面BiCMOS集成器件及电路；该方法充分利用电子迁移率高的张应变Si和空穴迁移率高的压应变SiGe分别作为NMOS和PMOS器件的导电沟道，有效地提高了BiCMOS集成电路的性能。

公开(公告)号：CN102820296B

公开(公告)日：2015-12-02

申请号：CN201210244532.0

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 胡辉勇 ,  张鹤鸣 ,  周春宇 ,  宣荣喜 ,  宋建军 ,  吕懿 ,  舒斌 ,  郝跃

IPC: H01L27/06 ,  H01L21/8249

Abstract: 本发明公开了一种基于晶面选择的双多晶SOI BiCMOS集成器件及制备方法，制备SOI衬底；生长N-Si作为双极器件集电区，光刻基区，在基区区域生长P-SiGe、i-Si、i-Poly-Si，形成发射极、基极和集电极，形成SiGe HBT器件；NMOS器件区刻蚀深槽，选择性生长应变Si外延层，制备NMOS器件；PMOS器件有源区，选择生长应变SiGe外延层，制备PMOS器件；制成SOI BiCMOS集成器件及电路。本发明充分利用Si材料电子迁移率高于体Si材料和压应变SiGe材料空穴迁移率高于体Si材料以及迁移率各向异性的特点，基于SOI衬底，制备出性能增强的SOI BiCMOS集成电路。

公开(公告)号：CN102723338B

公开(公告)日：2015-04-22

申请号：CN201210244311.3

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 张鹤鸣 ,  周春宇 ,  宋建军 ,  宣荣喜 ,  胡辉勇 ,  舒斌 ,  戴显英 ,  郝跃

IPC: H01L27/12 ,  H01L21/84

Abstract: 本发明公开了一种制备双多晶应变SiGe SOI BiCMOS集成器件及制备方法，其过程为：在SOI衬底上生长N型Si外延层作为双极器件集电区，制备深槽隔离，然后依次制备基极多晶、基区、发射区，形成SiGe HBT器件；在衬底上生长应变SiGe材料，光刻NMOS和PMOS器件有源区，对NMOS器件区域进行P型离子注入，制备伪栅，自对准生成NMOS和PMOS器件的源漏区，去除伪栅，制备栅介质和金属钨（W）形成栅极，光刻引线，构成双多晶的应变SiGe SOI BiCMOS集成器件及电路，制备出双多晶、应变SiGe SOI BiCMOS集成电路，使现有的模拟和数模混合集成电路性能获得大幅提高。

公开(公告)号：CN102832217A

公开(公告)日：2012-12-19

申请号：CN201210243766.3

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 宋建军 ,  胡辉勇 ,  吕懿 ,  宣荣喜 ,  张鹤鸣 ,  周春宇 ,  舒斌 ,  郝跃

IPC: H01L27/06 ,  H01L21/8249

Abstract: 本发明公开了一种基于自对准工艺的应变SiGe垂直沟道Si基BiCMOS集成器件及制备方法，其过程为：在Si衬底片上的双极器件区域制造双多晶SiGe HBT；在衬底NMOS器件和PMOS器件有源区上分别生长N型Si外延层、N型应变SiGe层、P型应变SiGe层、N型应变SiGe层、N型Si层和N型Si层、N型应变SiGe层、本征弛豫Si帽层，NMOS器件有源区制备漏极、栅极和源区，完成NMOS器件制备；在PMOS器件有源区制备虚栅极，自对准工艺注入形成PMOS器件源、漏；刻蚀虚栅，完成PMOS器件制备，形成基于自对准工艺的应变SiGe垂直沟道Si基BiCMOS集成器件及电路。本发明充分利用应变SiGe材料迁移率各向异性且高于弛豫Si的特点，在低温工艺下，制造出性能增强的基于自对准工艺的应变SiGe垂直沟道Si基BiCMOS集成电路。

公开(公告)号：CN102810568A

公开(公告)日：2012-12-05

申请号：CN201210244400.8

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 张鹤鸣 ,  王海栋 ,  胡辉勇 ,  宋建军 ,  宣荣喜 ,  王斌 ,  周春宇 ,  郝跃

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

Abstract: 本发明公开了一种用微米级工艺制备应变Si垂直沟道PMOS集成器件及制备方法，该方法通过外延材料制备步骤、隔离制备步骤、漏连接区制备步骤和PMOS形成步骤，形成PMOS器件；最后通过构成PMOS集成电路步骤构成导电沟道长度为22～45nm的PMOS集成电路，本发明利用压应变Si空穴迁移率高于弛豫Si的特点，在微米级Si集成电路加工工艺平台上，在低温下制造出性能优异的应变Si垂直沟道PMOS集成器件及电路。

公开(公告)号：CN102810544A

公开(公告)日：2012-12-05

申请号：CN201210244480.7

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 张鹤鸣 ,  周春宇 ,  宋建军 ,  舒斌 ,  胡辉勇 ,  宣荣喜 ,  戴显英 ,  郝跃

IPC: H01L27/12 ,  H01L21/84

Abstract: 本发明公开了一种制备基于SOI衬底的BiCMOS集成器件及制备方法，其过程为：SOI衬底上连续生长N-Si、P-SiGe、N-Si层，制备深槽隔离，制备集电区浅槽隔离和基区浅槽隔离，光刻集电区并磷离子注入，形成集电极、基极以及发射极，形成SiGe HBT器件；在衬底上生长应变SiGe材料，形成NMOS和PMOS器件有源区，制备伪栅，自对准生成NMOS和PMOS器件的源漏区，去除伪栅，在伪栅处压印槽中制备氧化镧（La2O3）材料形成栅介质和金属钨（W）形成栅极，光刻引线，构成基于SOI衬底的双应变平面BiCMOS集成器件及电路。该方法充分利用了应变SiGe材料空穴迁移率高于体Si材料的特点，制备出基于SOI衬底的双应变平面BiCMOS集成电路，使现有的模拟和数模混合集成电路性能获得大幅提高。

公开(公告)号：CN102738155A

公开(公告)日：2012-10-17

申请号：CN201210243654.8

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 张鹤鸣 ,  吕懿 ,  周春宇 ,  宣荣喜 ,  胡辉勇 ,  舒斌 ,  宋建军 ,  郝跃

IPC: H01L27/06 ,  H01L21/8249

Abstract: 本发明公开了一种混合晶面双多晶BiCMOS集成器件及制备方法，包括：在制备双晶面的SOI衬底与深槽隔离之后，在双极器件区域刻蚀深槽，在该槽中连续生长制备器件的集电区、基区和发射区，多晶硅基极和发射极，形成SiGe HBT；在NMOS器件区域刻蚀出深槽，选择性生长晶面为（100）的应变Si外延层，在该区域制备应变Si沟道NMOS器件；在PMOS器件有源区，选择性生长晶面为（110）的应变SiGe外延层，在该区域制备PMOS器件等。本发明在SiGe HBT器件的制备过程中采用了自对准工艺，BiCMOS器件为全平面结构，而且充分了利用张应变Si材料电子迁移率高于体Si材料和压应变SiGe材料空穴迁移率高于体Si材料特点，以及晶面对迁移率的影响，制备出了性能增强的混合晶面、双多晶BiCMOS集成器件及电路。

公开(公告)号：CN102738152A

公开(公告)日：2012-10-17

申请号：CN201210243645.9

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 张鹤鸣 ,  王海栋 ,  胡辉勇 ,  宋建军 ,  周春宇 ,  宣荣喜 ,  舒斌 ,  郝跃

IPC: H01L27/06 ,  H01L21/84

Abstract: 本发明公开了一种双多晶的应变Si BiCMOS集成器件及制备方法，在SOI衬底上生长N型Si外延层作为双极器件集电区，制备深槽隔离，然后依次制备基极多晶、基区、发射区，形成HBT器件；光刻NMOS和PMOS器件有源区沟槽，在NMOS和PMOS器件有源区沟槽中分别连续生长Si缓冲层、渐变SiGe层、固定组分SiGe层、N型应变Si沟道层和Si缓冲层、渐变SiGe层、固定组分SiGe层、应变Si P-LDD层、应变Si沟道层、应变Si P-LDD层、固定组分SiGe层，制备漏极和栅极，形成PMOS器件；制备NMOS器件栅介质层和栅多晶，形成NMOS器件；构成MOS导电沟道为22～45nm的应变Si BiCMOS集成器件及电路；本发明充分利用了应变Si材料迁移率各向异性的特点，在600～800℃，制备出了性能增强的应变Si BiCMOS集成电路。

公开(公告)号：CN102208448A

公开(公告)日：2011-10-05

申请号：CN201110134448.9

申请日：2011-05-24

Applicant: 西安电子科技大学

Inventor： 宋建军 ,  王冠宇 ,  张鹤鸣 ,  胡辉勇 ,  宣荣喜 ,  周春宇

IPC: H01L29/78 ,  H01L29/49 ,  H01L29/06

Abstract: 本发明公开了一种多晶Si1-xGex/金属并列覆盖双栅台阶式埋氧SSGOInMOSFET器件结构，其技术方案在于该器件自上而下的结构为：多晶Si1-xGex/金属并列覆盖双栅结构；栅绝缘层；本征或者p-掺杂应变Si电子量子阱层；p掺杂弛豫Si1-yGey缓冲层；台阶式埋氧层；p-掺杂的衬底，所述p-掺杂的单晶Si(100)衬底由p弛豫Si1-yGey缓冲层、p弛豫SiGe渐变层以及单晶Si三部分组成。该器件结构简单，与常规体Si SOI工艺完全兼容，并集成了“栅极工程”“应变工程”以及“衬底工程”三者的优点。

公开(公告)号：CN102800681B

公开(公告)日：2016-02-24

申请号：CN201210244461.4

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 王斌 ,  胡辉勇 ,  张鹤鸣 ,  周春宇 ,  宋建军 ,  王海栋 ,  宣荣喜 ,  郝跃

IPC: H01L27/12 ,  H01L21/84

Abstract: 本发明公开了一种制备SOI SiGe BiCMOS集成器件及制备方法，在SOI衬底上生长N型Si外延，制备浅槽隔离，形成集电极接触区，刻蚀形成侧墙，湿法刻蚀出基区窗口，选择性生长SiGe基区，光刻集电极窗口，淀积N型Poly-Si，去除Poly-Si，形成SiGe HBT器件；在衬底上生长应变SiGe材料，对器件有源区隔离，光刻NMOS器件有源区，对其进行P型离子注入，制备伪栅，自对准生成MOS器件的源漏区，去除伪栅，在伪栅处压印槽中制备氧化镧材料形成栅介质和金属钨形成栅极，光刻引线，制成集成器件及电路。该方法充分利用了SiGe的特点，制备的集成电路使现有的模拟和数模混合集成电路性能获得大幅提高。