公开(公告)号：CN102751331B

公开(公告)日：2015-07-22

申请号：CN201210244375.3

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 胡辉勇 ,  宣荣喜 ,  张鹤鸣 ,  宋建军 ,  吕懿 ,  王海栋 ,  王斌 ,  郝跃

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明适用于NMOS集成器件，提供了一种应变SiGe回型沟道NMOS集成器件，及用微米级工艺制备所述应变SiGe回型沟道NMOS集成器件的制备方法，所述制备方法过程为：在衬底上连续生长Si外延层、第一应变SiGe轻掺杂源漏区（LDD）层、应变SiGe层、第二应变SiGe轻掺杂源漏区（LDD）层和N型Si层；利用化学汽相淀积（CVD）、干法刻蚀等工艺手段形成漏区、源区和漏连接区，最终形成NMOS器件；光刻引线，构成NMOS集成电路。本发明在不追加任何资金和设备投入的情况下，在低温下制造出了较体Si NMOS性能提高的应变SiGe回型垂直沟道NMOS集成器件。

公开(公告)号：CN102751279B

公开(公告)日：2015-07-22

申请号：CN201210243597.3

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 张鹤鸣 ,  宋建军 ,  王海栋 ,  王斌 ,  胡辉勇 ,  宣荣喜 ,  舒斌 ,  郝跃

IPC: H01L27/06 ,  H01L21/8249

Abstract: 本发明公开了一种基于晶面选择的双应变BiCMOS集成器件及制备方法，包括：在Si衬底上生长N-Si作为双极器件集电区，光刻基区区域，在基区区域生长P-SiGe、i-Si、i-Poly-Si，制备深槽隔离，制备发射极、基极和集电极，形成SiGe HBT器件；在NMOS器件区域刻蚀出深槽，沿（100）晶面选择性生长应变Si外延层，在该区域制备应变Si沟道NMOS器件；在PMOS器件有源区，沿晶面（110）选择性生长应变SiGe外延层，在该区域制备PMOS器件等。本发明充分利用张应变Si材料电子迁移率高于体Si材料和压应变SiGe材料空穴迁移率高于体Si材料特点，以及晶面对迁移率的影响，制备出了性能增强的双应变BiCMOS集成器件及电路。

公开(公告)号：CN102810568B

公开(公告)日：2014-12-31

申请号：CN201210244400.8

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 张鹤鸣 ,  王海栋 ,  胡辉勇 ,  宋建军 ,  宣荣喜 ,  王斌 ,  周春宇 ,  郝跃

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

Abstract: 本发明公开了一种用微米级工艺制备应变Si垂直沟道PMOS集成器件及制备方法，该方法通过外延材料制备步骤、隔离制备步骤、漏连接区制备步骤和PMOS形成步骤，形成PMOS器件；最后通过构成PMOS集成电路步骤构成导电沟道长度为22～45nm的PMOS集成电路，本发明利用压应变Si空穴迁移率高于弛豫Si的特点，在微米级Si集成电路加工工艺平台上，在低温下制造出性能优异的应变Si垂直沟道PMOS集成器件及电路。

公开(公告)号：CN102916011A

公开(公告)日：2013-02-06

申请号：CN201210244477.5

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 胡辉勇 ,  宋建军 ,  宣荣喜 ,  张鹤鸣 ,  王斌 ,  王海栋 ,  郝跃

IPC: H01L27/06 ,  H01L21/28 ,  H01L21/8249 ,  H01L29/06

Abstract: 本发明公开了一种双应变CMOS集成器件及制备方法，在衬底上连续生长P型Si外延层、P型渐变SiGe层等作为NMOS结构材料层，刻蚀出PMOS有源区深槽，在槽中选择性外延生长N型Si层等作为PMOS有源区，在NMOS和PMOS之间制备深槽隔离；在衬底表面淀积SiO2、Poly-Si，制备虚栅极，淀积SiO2，制备侧墙，自对准N型离子注入形成NMOS和PMOS源漏；淀积SiO2，刻蚀虚栅，淀积SiON栅介质层，淀积W-TiN复合栅，构成双应变CMOS集成电路；该方法充分利用了电子迁移率高的张应变Si和空穴迁移率高的压应变SiGe作为导电沟道，有效地提高了CMOS集成器件及电路的性能。

公开(公告)号：CN102800681A

公开(公告)日：2012-11-28

申请号：CN201210244461.4

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 张鹤鸣 ,  周春宇 ,  宋建军 ,  胡辉勇 ,  王海栋 ,  宣荣喜 ,  李妤晨 ,  郝跃

IPC: H01L27/12 ,  H01L21/84

Abstract: 本发明公开了一种制备SOI SiGe BiCMOS集成器件及制备方法，在SOI衬底上生长N型Si外延，制备浅槽隔离，形成集电极接触区，刻蚀形成侧墙，湿法刻蚀出基区窗口，选择性生长SiGe基区，光刻集电极窗口，淀积N型Poly-Si，去除Poly-Si，形成SiGe HBT器件；在衬底上生长应变SiGe材料，对器件有源区隔离，光刻NMOS器件有源区，对其进行P型离子注入，制备伪栅，自对准生成MOS器件的源漏区，去除伪栅，在伪栅处压印槽中制备氧化镧材料形成栅介质和金属钨形成栅极，光刻引线，制成集成器件及电路。该方法充分利用了SiGe的特点，制备的集成电路使现有的模拟和数模混合集成电路性能获得大幅提高。

公开(公告)号：CN102751291A

公开(公告)日：2012-10-24

申请号：CN201210244169.2

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 张鹤鸣 ,  李妤晨 ,  宋建军 ,  胡辉勇 ,  宣荣喜 ,  王斌 ,  王海栋 ,  郝跃

IPC: H01L27/12 ,  H01L21/84

Abstract: 本发明公开了混合晶面双应变硅基CMOS集成器件及制备方法，其过程为：制备一片SOI衬底，上层基体材料为（110）晶面，下层基体材料为（100）晶面；在600～800℃，在NMOS区域刻蚀出深槽，选择性生长晶面为（100）的应变Si外延层，在该外延层上制备应变Si沟道NMOS；在除NMOS有源区外的区域，选择性生长晶面为（110）的应变SiGe外延层，在该外延层上制备沟道的压应变SiGe沟道PMOS；光刻引线，构成导电沟道为22～45nm的混合晶面CMOS集成电路。本发明充分了利用张应变Si材料电子迁移率高于体Si材料和压应变SiGe材料电子迁移率高于体Si材料以及迁移率各向异性的特点，基于SOI衬底，制备出了性能增强的混合晶面双应变Si基CMOS集成器件及电路。

公开(公告)号：CN102751289A

公开(公告)日：2012-10-24

申请号：CN201210244137.2

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 胡辉勇 ,  宋建军 ,  王海栋 ,  王斌 ,  张鹤鸣 ,  宣荣喜 ,  舒斌 ,  郝跃

IPC: H01L27/12 ,  H01L21/84

Abstract: 本发明公开了一种基于晶面选择的三应变SOI Si基BiCMOS集成器件及制备方法，其过程为：制备SOI衬底；连续生长N-Si、P-SiGe、N-Si层，淀积介质层，制备集电区浅槽隔离和基区浅槽隔离，光刻集电区并磷离子注入，形成集电极接触区和基极接触区，形成SiGe HBT器件；在NMOS器件区刻蚀深槽，选择性生长晶面为（100）的应变Si外延层，制备应变Si沟道NMOS器件；在PMOS器件有源区，选择性生长晶面为（110）的应变SiGe外延层，制备压应变SiGe沟道PMOS器件；构成基于晶面选择的三应变SOI Si基BiCMOS集成器件及电路。本发明充分利用张应变Si材料电子迁移率高于体Si材料和压应变SiGe材料空穴迁移率高于体Si材料以及迁移率各向异性的特点，基于SOI衬底，制备出了性能增强的平面BiCMOS集成电路。

公开(公告)号：CN102738178A

公开(公告)日：2012-10-17

申请号：CN201210244398.4

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 胡辉勇 ,  宋建军 ,  王斌 ,  张鹤鸣 ,  宣荣喜 ,  王海栋 ,  周春宇 ,  郝跃

IPC: H01L27/12 ,  H01L21/84

Abstract: 本发明适用于半导体集成电路技术领域，提供了一种基于自对准工艺的双多晶SOI SiGe HBT集成器件及制备方法，在SOI衬底上生长N型Si外延，光刻浅槽隔离区域，制备浅槽隔离，刻蚀并磷离子注入，形成集电极接触区，依次淀积SiO2、P-Poly-Si、SiO2、氮化物，干法刻蚀形成氮化物侧墙，湿法刻蚀出基区窗口，选择性生长SiGe基区，淀积N型Poly-Si，再去除掉发射极以外的Poly-Si，形成HBT器件，最后光刻发射区、基区和集电区引线孔，金属化，光刻引线，构成基区厚度为20～60nm的HBT集成电路；本发明所提出的工艺方法与现有CMOS集成电路加工工艺兼容，在资金和设备投入很小的情况下，可以制备出基于SOI的BiCMOS器件集成及电路，使现有的模拟和数模混合集成电路性能获得大幅提高。

公开(公告)号：CN102738175A

公开(公告)日：2012-10-17

申请号：CN201210244139.1

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 张鹤鸣 ,  宋建军 ,  胡辉勇 ,  王海栋 ,  舒斌 ,  吕懿 ,  宣荣喜 ,  郝跃

IPC: H01L27/12 ,  H01L21/84

Abstract: 本发明公开了一种基于SOI衬底的BiCMOS集成器件及制备方法，首先在SOI衬底上连续生长N-Si、P-SiGe、N-Si层，淀积介质层，制备集电区浅槽隔离和基区浅槽隔离，光刻集电区并磷离子注入，形成集电极接触区，光刻基区并硼离子注入，形成基极接触区，形成SiGe HBT器件；光刻NMOS和PMOS器件有源区沟槽，在有源区沟槽中分别连续生长Si缓冲层、渐变SiGe层、固定组分SiGe层、N型应变Si沟道层和Si缓冲层、渐变SiGe层、固定组分SiGe层、应变Si P-LDD层、应变Si沟道层、应变Si P-LDD层等，制备PMOS器件漏极和栅极，形成PMOS器件；制备NMOS器件栅介质层和栅多晶，形成NMOS器件，构成BiCMOS集成器件及电路。本发明充分利用了应变Si材料迁移率各向异性的特点，在600～800℃，制备出了性能增强BiCMOS集成电路。

公开(公告)号：CN102738166A

公开(公告)日：2012-10-17

申请号：CN201210244637.6

申请日：2012-07-16

Applicant: 西安电子科技大学

Inventor： 张鹤鸣 ,  宋建军 ,  王海栋 ,  周春宇 ,  胡辉勇 ,  宣荣喜 ,  舒斌 ,  郝跃

IPC: H01L27/06 ,  H01L21/8249

Abstract: 本发明公开了一种混合晶面三应变BiCMOS集成器件及制备方法，包括：在制备SOI衬底，在该衬底上刻蚀双极器件有源区，在该区域连续生长N-Si、P-SiGe、N-Si层，制备深槽隔离，制备集电区、基区和发射区，形成集电极、基极和发射极接触区，形成SiGe HBT器件；在NMOS器件区域刻蚀出深槽，选择性生长晶面为（100）的应变Si外延层，在该区域制备应变Si沟道NMOS器件；在PMOS器件有源区，选择性生长晶面为（110）的应变SiGe外延层，在该区域制备PMOS器件等。本发明的BiCMOS器件为全平面结构，而且充分了利用张应变Si材料电子迁移率高于体Si材料和压应变SiGe材料空穴迁移率高于体Si材料特点，以及晶面对迁移率的影响，制备出了性能增强的混合晶面三应变BiCMOS集成器件及电路。