-
公开(公告)号:CN114119338A
公开(公告)日:2022-03-01
申请号:CN202110843175.9
申请日:2021-07-26
申请人: 英特尔公司
摘要: 本申请公开了tanh和sigmoid函数执行。本文中描述的示例关于用于请求执行tanh指令和sigmoid指令的指令。例如,编译器可生成原生tanh指令以执行tanh。在一些示例中,tanh函数可被编译为三条指令,包括:用于取决于输入的值而执行tanh(输入)或tanh(输入)/输入以生成中间输出的指令;用于基于输入而引起执行比例因子的生成的指令;以及用于引起执行对中间结果与比例因子的乘法操作的指令。例如,可编译sigmoid函数以使数学流水线执行范围校验并基于范围来执行操作。
-
公开(公告)号:CN108431771A
公开(公告)日:2018-08-21
申请号:CN201680075267.4
申请日:2016-11-23
申请人: 英特尔公司
发明人: C·S·安德森 , M·A·科尔内亚-哈瑟甘 , E·乌尔德-阿迈德-瓦尔 , R·凡伦天 , J·考博尔 , N·阿斯塔菲耶夫 , M·J·查尼 , M·B·吉尔卡尔 , A·格雷德斯廷 , S·卢巴诺维奇 , Z·斯波伯
CPC分类号: G06F7/4876 , G06F7/485 , G06F7/49915
摘要: 一种示例处理器包括寄存器和融合乘加(FMA)低功能单元。所述寄存器存储第一、第二和第三浮点(FP)值。所述FMA低功能单元接收用于执行FMA低运算的请求:将所述第一FP值与所述第二FP值相乘以便获得第一乘积值;将所述第一乘积与所述第三FP值相加以便生成第一结果值;舍入所述第一结果以便生成第一FMA值;将所述第一FP值与所述第二FP值相乘以便获得第二乘积值;将所述第二乘积值与所述第三FP值相加以便生成第二结果值;并且从所述第二结果值中减去所述FMA值以便获得第三结果值,所述第三结果值然后能够被归一化并舍入(FMA低结果)并且向应用发送所述FMA低结果。
-
-
公开(公告)号:CN103119532A
公开(公告)日:2013-05-22
申请号:CN201180045896.X
申请日:2011-09-23
申请人: 英特尔公司
CPC分类号: G06F7/57 , G06F5/01 , G06F5/012 , G06F7/483 , G06F7/49947 , G06F7/49957 , G06F7/5443 , G06F9/30014 , G06F9/3893
摘要: 描述了一种方法,该方法涉及用函数单元执行第一指令。该第一指令是乘加指令。该方法还包括用函数单元执行第二指令。该第二指令是圆整指令。
-
公开(公告)号:CN109086073B
公开(公告)日:2023-08-22
申请号:CN201810527017.0
申请日:2011-12-22
申请人: 英特尔公司
IPC分类号: G06F9/30
摘要: 一方面,方法包括接收浮点舍入指令。浮点舍入指令指示一个或多个浮点数据元素的源,指示小数点之后一个或多个浮点数据元素中的每一个被舍入至的分数位的数量,并且指示目的地存储位置。响应于浮点舍入指令,结果被存储在目的地存储位置中。结果包括一个或多个经舍入的结果浮点数据元素。一个或多个经舍入的结果浮点数据元素中的每一个包括源中相应的位置中已经被舍入到所指示数量的分数位的浮点数据元素中的一个。公开了其它方法、装置、系统和指令。
-
公开(公告)号:CN115511692A
公开(公告)日:2022-12-23
申请号:CN202210638454.6
申请日:2022-06-07
申请人: 英特尔公司
IPC分类号: G06T1/20
摘要: 实施例涉及用于重用FMA执行单元硬件逻辑以在GPU内为执行获得指数指令、获得尾数指令和/或缩放指令提供原生支持的系统和方法。这些新指令可用于通过检测和处置FMA执行单元的预处理级内的各种特殊情形输入来实现用于数学函数和分析函数(例如,超越函数)的无分支仿真算法,这允许对于此类特殊情形,FMA执行单元的主数据流被绕过。由于特殊情形由FMA执行单元处置,因此对各种函数(包括但不限于对数运算、指数运算和除法运算)进行仿真的库函数可以利用少得多的行数的机器级代码来实现,从而为HPC应用提供改善的性能。
-
公开(公告)号:CN104040484B
公开(公告)日:2018-06-19
申请号:CN201180076106.4
申请日:2011-12-28
申请人: 英特尔公司
CPC分类号: G06F7/483 , G06F9/30014 , G06F9/30036
摘要: 一方面的一种方法包括接收浮点缩放指令。浮点缩放指令指示包括一个或多个浮点数据元素的第一源、包括一个或多个相应浮点数据元素的第二源、以及目的地。响应于浮点缩放指令,将结果存储在目的地中。结果包括一个或多个相应结果浮点数据元素,每个结果浮点数据元素都包括第二源的相应浮点数据元素乘以第一源的一个或多个浮点数据元素的基数的代表第一源的相应浮点数据元素的整数次幂。公开了其它方法、装置、系统和指令。
-
公开(公告)号:CN104145245B
公开(公告)日:2018-01-23
申请号:CN201180076467.9
申请日:2011-12-30
申请人: 英特尔公司
CPC分类号: G06F9/3001 , G06F7/483 , G06F7/49947 , G06F9/30014 , G06F9/30025 , G06F9/30036 , G06F9/30109 , G06F9/3013
摘要: 一方面,方法包括接收浮点舍入量确定指令。该指令指示一个或多个浮点数据元素的源,指示小数点之后的分数位的数量,且指示目的地存储位置。响应于浮点舍入量确定指令将包括一个或多个结果浮点数据元素的结果存储在目的地存储位置。一个或多个结果浮点数据元素中的每一个包括相应位置中的源的相应浮点数据元素与已经被舍入到指示数量的分数位的源的相应浮点数据元素的经舍入版本之间的差。公开了其它方法、装置、系统和指令。
-
公开(公告)号:CN104011647A
公开(公告)日:2014-08-27
申请号:CN201180075796.1
申请日:2011-12-22
申请人: 英特尔公司
CPC分类号: G06F9/3001 , G06F9/30014 , G06F9/30036
摘要: 一方面,方法包括接收浮点舍入指令。浮点舍入指令指示一个或多个浮点数据元素的源,指示小数点之后一个或多个浮点数据元素中的每一个被舍入至的分数位的数量,并且指示目的地存储位置。响应于浮点舍入指令,结果被存储在目的地存储位置中。结果包括一个或多个经舍入的结果浮点数据元素。一个或多个经舍入的结果浮点数据元素中的每一个包括源中相应的位置中已经被舍入到所指示数量的分数位的浮点数据元素中的一个。公开了其它方法、装置、系统和指令。
-
公开(公告)号:CN108431771B
公开(公告)日:2023-12-19
申请号:CN201680075267.4
申请日:2016-11-23
申请人: 英特尔公司
发明人: C·S·安德森 , M·A·科尔内亚-哈瑟甘 , E·乌尔德-阿迈德-瓦尔 , R·凡伦天 , J·考博尔 , N·阿斯塔菲耶夫 , M·J·查尼 , M·B·吉尔卡尔 , A·格雷德斯廷 , S·卢巴诺维奇 , Z·斯波伯
摘要: 一种示例处理器包括寄存器和融合乘加(FMA)低功能单元。所述寄存器存储第一、第二和第三浮点(FP)值。所述FMA低功能单元接收用于执行FMA低运算的请求:将所述第一FP值与所述第二FP值相乘以便获得第一乘积值;将所述第一乘积与所述第三FP值相加以便生成第一结果值;舍入所述第一结果以便生成第一FMA值;将所述第一FP值与所述第二FP值相乘以便获得第二乘积值;将所述第二乘积值与所述第三FP值相加以便生成第二结果值;并且从所述第二结果值中减去所述FMA值以便获得第三结果值,所述第三结果值然后能够被归一化并舍入(FMA低结果)并且
-
-
-
-
-
-
-
-
-