公开(公告)号：CN103646663B

公开(公告)日：2017-01-18

申请号：CN201310553496.0

申请日：2009-03-09

申请人： 美光科技公司

发明人： 沃纳·云林

IPC分类号： G11C7/12 ,  G11C11/4094

CPC分类号： G11C11/4094 ,  G11C7/12

摘要： 本发明涉及存储器阵列及均衡其数字线的方法。本发明揭示一种均衡数字线的方法，一种用于配置成开放数字线架构的数字线的存储器阵列、装置、系统及晶片。通过将第一数字线的端接端耦合到均衡参考且将第二数字线的非端接端耦合到所述第一数字线的所述端接端来均衡所述数字线。所述存储器阵列配置成所述第一数字线与第二数字线直接邻近于彼此而布置。

公开(公告)号：CN103400794B

公开(公告)日：2016-08-31

申请号：CN201310308912.0

申请日：2009-08-14

申请人： 美光科技公司

发明人： 沃纳·云林 ,  理查德·莱恩

IPC分类号： H01L21/762

CPC分类号： H01L21/76224 ,  H01L21/3086 ,  H01L21/3088 ,  H01L21/31053 ,  H01L27/1087 ,  H01L29/0649

摘要： 本发明涉及半导体装置的形成方法，其包含形成自对准沟槽，其中使用第一组沟槽(300)来对准第二组沟槽(302)。本文所教示的方法可用作间距加倍技术，且因此可提高装置整合度。另外，通过使用极薄CMP终止层(211)并使周围材料凹陷与所述CMP终止层(211)的厚度大致相等的量可在所述装置的表面上提供改善的平坦性。

公开(公告)号：CN102160158B

公开(公告)日：2013-05-22

申请号：CN200980136187.5

申请日：2009-08-21

申请人： 美光科技公司

发明人： 沃纳·云林

IPC分类号： H01L21/336 ,  H01L29/78

CPC分类号： H01L29/7851 ,  H01L29/66795

摘要： 本发明揭示一种具有晶体管(204、244、286)的装置，所述晶体管包括源极、漏极、在所述源极与所述漏极之间延伸的沟道区、接近所述沟道区安置的栅极(196、238、284)及在所述沟道区对面与所述栅极(196、238、284)相对地安置的导电部件(197、240、264)。所述导电部件(197、240、264)可不重叠所述源极、所述漏极或所述源极与所述漏极两者。

公开(公告)号：CN101952948B

公开(公告)日：2012-10-03

申请号：CN200980105433.0

申请日：2009-01-29

申请人： 美光科技公司

发明人： 沃纳·云林

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L21/8242

CPC分类号： H01L27/0886 ,  H01L27/10823 ,  H01L27/10826 ,  H01L27/10876 ,  H01L27/10879 ,  H01L29/4236 ,  H01L29/66795 ,  H01L29/7851

摘要： 本发明揭示方法、系统及装置，其包含一种包含以下动作的方法：在衬底(102、210)中蚀刻行间沟槽(144、220)；用电介质材料(150、222)大致或完全地填充所述行间沟槽(144、220)；及至少部分地通过在所述衬底(102、210)中蚀刻栅极沟槽(164、238)来形成鳍(190、258)及绝缘突出部(168、242)。在一些实施例中，所述绝缘突出部(168、242)包含所述行间沟槽(144、220)中的所述电介质材料(150、222)中的至少一些电介质材料。

公开(公告)号：CN101983422A

公开(公告)日：2011-03-02

申请号：CN200980112123.1

申请日：2009-03-05

申请人： 美光科技公司

发明人： 沃纳·云林

IPC分类号： H01L21/8239 ,  H01L21/8244 ,  H01L27/11 ,  H01L21/336

CPC分类号： G11C11/40 ,  H01L27/105 ,  H01L27/10814 ,  H01L27/10823 ,  H01L27/10826 ,  H01L27/10876 ,  H01L27/10879 ,  H01L29/66795 ,  H01L29/785

摘要： 本发明揭示方法及装置，其中装置包括：第一半导体鳍状物，其具有第一栅极；第二半导体鳍状物，其邻近于所述第一半导体鳍状物且具有第二栅极；以及第三栅极，其在所述第一半导体鳍状物与所述第二半导体鳍状物之间延伸。在一些实施例中，所述第三栅极可不电连接到所述第一栅极或所述第二栅极。

公开(公告)号：CN101208775B

公开(公告)日：2010-05-19

申请号：CN200680023236.0

申请日：2006-06-12

申请人： 美光科技公司

发明人： 沃纳·云林

IPC分类号： H01L21/02 ,  H01L21/8242

CPC分类号： H01L27/10855 ,  H01L27/0207 ,  H01L27/10814 ,  H01L28/91 ,  H01L28/92

摘要： 本发明包含一种半导体构造，其包含若干排接触插塞和若干排平行底板。插塞间距大约是板间距的两倍。本发明包含一种形成半导体构造的方法。在衬底上形成多个导电层，所述多个层相对于第一、第二和第三排接触插塞大体上垂直。蚀刻开口，其穿过所述多个导电层内的所述导电层的每一者。所述开口横向设置在所述第一与第二排接触插塞之间。蚀刻所述开口之后，在所述多个导电层上沉积介电材料，且在所述介电材料上沉积第二导电材料。本发明包含一种电子系统，其包含处理器和与所述处理器可操作地相关联的存储器。存储器装置具有包含双间距电容器的存储器阵列。

公开(公告)号：CN101208795A

公开(公告)日：2008-06-25

申请号：CN200680022726.9

申请日：2006-06-21

申请人： 美光科技公司

发明人： 沃纳·云林

IPC分类号： H01L21/8242 ,  H01L27/108 ,  H01L21/765

CPC分类号： H01L27/10823 ,  H01L27/10876

摘要： 在第一存取晶体管构造(206)与第二存取晶体管构造(208)之间形成具有接地栅极的隔离晶体管(240)以提供存储器装置的所述存取晶体管构造之间的隔离。在实施例中，所述存取晶体管构造是凹进存取晶体管。在实施例中，所述存储器装置是DRAM。在另一实施例中，所述存储器装置是4.5F2 DRAM单元。

公开(公告)号：CN102150253B

公开(公告)日：2015-07-29

申请号：CN200980135752.6

申请日：2009-08-14

申请人： 美光科技公司

发明人： 沃纳·云林 ,  理查德·莱恩

IPC分类号： H01L21/76

CPC分类号： H01L21/76224 ,  H01L21/3086 ,  H01L21/3088 ,  H01L21/31053 ,  H01L27/1087 ,  H01L29/0649

摘要： 本发明涉及半导体装置的形成方法，其包含形成自对准沟槽，其中使用第一组沟槽(300)来对准第二组沟槽(302)。本文所教示的方法可用作间距加倍技术，且因此可提高装置整合度。另外，通过使用极薄CMP终止层(211)并使周围材料凹陷与所述CMP终止层(211)的厚度大致相等的量可在所述装置的表面上提供改善的平坦性。

公开(公告)号：CN101960572B

公开(公告)日：2014-05-14

申请号：CN200980107635.9

申请日：2009-02-24

申请人： 美光科技公司

发明人： 沃纳·云林

IPC分类号： H01L21/336 ,  H01L29/78

CPC分类号： H01L29/7856 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7827 ,  H01L29/7851

摘要： 本发明揭示方法、系统和装置，其包括一种包括以下动作的方法：形成半导体鳍片；形成与所述半导体鳍片邻近的牺牲材料；用电介质材料覆盖所述牺牲材料；通过从所述电介质材料下方移除所述牺牲材料而形成空腔；以及在所述空腔中形成栅极。

公开(公告)号：CN103762216A

公开(公告)日：2014-04-30

申请号：CN201410055662.9

申请日：2009-03-05

申请人： 美光科技公司

发明人： 沃纳·云林

IPC分类号： H01L27/105 ,  H01L27/108 ,  H01L21/8232

CPC分类号： G11C11/40 ,  H01L27/105 ,  H01L27/10814 ,  H01L27/10823 ,  H01L27/10826 ,  H01L27/10876 ,  H01L27/10879 ,  H01L29/66795 ,  H01L29/785

摘要： 本发明涉及具有驱动器的数据单元及其制造方法和操作方法。本发明揭示方法及装置，其中装置包括：第一半导体鳍状物，其具有第一栅极；第二半导体鳍状物，其邻近于所述第一半导体鳍状物且具有第二栅极；以及第三栅极，其在所述第一半导体鳍状物与所述第二半导体鳍状物之间延伸。在一些实施例中，所述第三栅极可不电连接到所述第一栅极或所述第二栅极。