接合基板、金属电路基板及电路基板

    公开(公告)号:CN112772001A

    公开(公告)日:2021-05-07

    申请号:CN201980062400.6

    申请日:2019-09-27

    Abstract: 接合基板(10),其具备:基板(20);金属板(30),其与基板(20)构成层叠状态且具有基板(20)侧的第1面(32)和位于第1面(32)的相反侧的第2面(34),在从层叠方向观察时,第1面(32)的缘部与第2面(34)的缘部相比更靠外侧;及接合构件(40),其配置在基板(20)与金属板(30)之间且将金属板(30)与基板(20)接合,在从层叠方向观察时,所述接合构件(40)在金属板(30)的全周范围内从缘部伸出,其中,沿层叠方向切断而得的切断面中的、从相当于第1面(32)的周缘的部分至相当于第2面(34)的周缘的部分的周面长度(A)、接合构件(40)的伸出长度(B)、及金属板(30)的厚度(C)满足下述的第1式及第2式。(第1式)0.032≤B/(A+B)≤0.400(第2式)0.5(mm)≤C≤2.0(mm)。

    陶瓷电路基板
    6.
    发明公开

    公开(公告)号:CN110731129A

    公开(公告)日:2020-01-24

    申请号:CN201880037182.6

    申请日:2018-06-07

    Abstract: 课题在于得到适于半导体元件的银纳米粒子接合、与功率模块密封树脂的密合性优异的陶瓷电路基板。解决方案在于一种陶瓷电路基板,其为在使用了氮化铝或氮化硅的陶瓷基板的两主面介由钎料而接合铜板、在至少一主面的铜板上实施了镀银的陶瓷电路基板,其特征在于,铜板侧面不实施镀银,银镀层的厚度为0.1μm至1.5μm,镀银后的电路基板的表面粗糙度的算术平均粗糙度Ra为0.1μm至1.5μm。

    陶瓷电路基板
    7.
    发明授权

    公开(公告)号:CN110731129B

    公开(公告)日:2024-01-09

    申请号:CN201880037182.6

    申请日:2018-06-07

    Abstract: 课题在于得到适于半导体元件的银纳米粒子接合、与功率模块密封树脂的密合性优异的陶瓷电路基板。解决方案在于一种陶瓷电路基板,其为在使用了氮化铝或氮化硅的陶瓷基板的两主面介由钎料而接合铜板、在至少一主面的铜板上实施了镀银的陶瓷电路基板,其特征在于,铜板侧面不实施镀银,银镀层的厚度为0.1μm至1.5μm,镀银后的电路基板的表面粗糙度的算术平均粗糙度Ra为0.1μm至1.5μm。

    带有抗蚀剂固化膜的陶瓷电路基板及其制造方法以及陶瓷电路基板的制造方法

    公开(公告)号:CN115299188A

    公开(公告)日:2022-11-04

    申请号:CN202180021171.0

    申请日:2021-03-29

    Abstract: 具有本发明的规定的电路图案的、带有抗蚀剂固化膜的陶瓷电路基板的制造方法包括下述工序:准备依次层叠有陶瓷基板、包含氮化钛的层、包含银的钎料层、和具有导电性的金属板的金属‑陶瓷接合体的工序;将利用喷墨印刷法在前述金属板上沿前述电路图案涂布抗蚀剂油墨并进行固化而形成单层抗蚀剂固化膜的操作重复多次,从而形成多层抗蚀剂固化膜的工序;在除存在于前述多层抗蚀剂固化膜的下方的部分外使用蚀刻液对前述包含氮化钛的层、前述包含银的钎料层和前述金属板进行蚀刻的工序。

    陶瓷-铜复合体、陶瓷电路基板、功率模块及陶瓷-铜复合体的制造方法

    公开(公告)号:CN113226610A

    公开(公告)日:2021-08-06

    申请号:CN201980086356.2

    申请日:2019-12-26

    Abstract: 陶瓷‑铜复合体,其为具备陶瓷层、铜层和存在于陶瓷层与铜层之间的钎料层的平板状陶瓷‑铜复合体,其中,将陶瓷‑铜复合体沿着与其主面垂直的面切断时,在铜层的切面中,将具有自(102)面的晶体取向的倾斜为10°以内的晶体取向的铜晶体所占的面积率设为S(102)%、具有自(101)面的晶体取向的倾斜为10°以内的晶体取向的铜晶体所占的面积率设为S(101)%、具有自(111)面的晶体取向的倾斜为10°以内的晶体取向的铜晶体所占的面积率设为S(111)%、具有自(112)面的晶体取向的倾斜为10°以内的晶体取向的铜晶体所占的面积率设为S(112)%时,满足特定的式(1)。

Patent Agency Ranking