公开(公告)号：CN105244371A

公开(公告)日：2016-01-13

申请号：CN201510381995.5

申请日：2015-07-02

Applicant: 瑞萨电子株式会社

Inventor： 贝沼隆浩 ,  五十岚崇 ,  稻川浩巳 ,  新井岳 ,  藤井裕二 ,  冈村孝宏 ,  豊田久志

IPC: H01L29/45 ,  H01L21/285

Abstract: 本发明涉及一种半导体器件，其降低SiC衬底和电极之间的接触电阻。当在从钛层侧至SiC衬底侧的方向上通过俄歇电子能谱(AES)溅射分析硅化物层时，对应于硅化物层的深度分布的溅射时间被定义为ts。在这种情况下，在从0.4ts至ts的溅射时间的范围内从钛层侧的硅化物层的深度分布包含其中由AES溅射确定的钛原子占由AES溅射确定的所有原子的5原子％或更多的区域。

公开(公告)号：CN109427876A

公开(公告)日：2019-03-05

申请号：CN201810953004.X

申请日：2018-08-21

Applicant: 瑞萨电子株式会社

Inventor： 利根川丘 ,  稻川浩巳

IPC: H01L29/45 ,  H01L29/78 ,  H01L29/861 ,  H01L21/285

Abstract: 为了提高半导体器件的可靠性。提供了半导体器件及其制造方法，该半导体包括：焊盘电极，形成在半导体衬底之上，并且包括第一导电膜和形成在第一导电膜之上的第二导电膜；以及镀膜，形成在第二导电膜之上，并且用于耦合至外部连接端子(TR)。第一导电膜和第二导电膜主要包含铝。第一导电膜的表面上的晶体表面不同于第二导电膜的表面上的晶体表面。

公开(公告)号：CN117133650A

公开(公告)日：2023-11-28

申请号：CN202310460276.7

申请日：2023-04-26

Applicant: 瑞萨电子株式会社

Inventor： 小松大士 ,  中山知士 ,  内村胜大 ,  稻川浩巳

IPC: H01L21/331 ,  H01L21/3105 ,  H01L29/739

Abstract: 一种制造半导体器件的方法，包括：形成氧化硅膜，该氧化硅膜覆盖半导体衬底的第一主表面和第二主表面中的每一者；在半导体衬底的第一主表面侧上形成再分布布线；以及研磨半导体衬底的第二主表面。该研磨步骤在位于第二主表面上的氧化硅膜的厚度等于或大于10nm且等于或小于30nm的状态下进行。