公开(公告)号：CN105322021A

公开(公告)日：2016-02-10

申请号：CN201510483128.2

申请日：2015-08-03

Applicant: 瑞萨电子株式会社

Inventor： 内村胜大 ,  神永道台

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 本公开涉及一种半导体器件及其制造方法。提供了一种具有提高的可靠性的半导体器件，其中通过在制成于半导体衬底中的沟槽中的栅极绝缘膜形成用于沟槽-栅极场效应晶体管的栅极电极。在邻近所述沟槽的区域中，所述栅极电极的上表面位于比半导体衬底的上表面更低的位置处。在栅极电极和沟槽侧壁之上形成侧壁绝缘膜。栅极电极和侧壁绝缘膜由作为层间绝缘膜的绝缘膜覆盖。

公开(公告)号：CN105322021B

公开(公告)日：2020-11-24

申请号：CN201510483128.2

申请日：2015-08-03

Applicant: 瑞萨电子株式会社

Inventor： 内村胜大 ,  神永道台

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 本公开涉及一种半导体器件及其制造方法。提供了一种具有提高的可靠性的半导体器件，其中通过在制成于半导体衬底中的沟槽中的栅极绝缘膜形成用于沟槽‑栅极场效应晶体管的栅极电极。在邻近所述沟槽的区域中，所述栅极电极的上表面位于比半导体衬底的上表面更低的位置处。在栅极电极和沟槽侧壁之上形成侧壁绝缘膜。栅极电极和侧壁绝缘膜由作为层间绝缘膜的绝缘膜覆盖。

公开(公告)号：CN117133650A

公开(公告)日：2023-11-28

申请号：CN202310460276.7

申请日：2023-04-26

Applicant: 瑞萨电子株式会社

Inventor： 小松大士 ,  中山知士 ,  内村胜大 ,  稻川浩巳

IPC: H01L21/331 ,  H01L21/3105 ,  H01L29/739

Abstract: 一种制造半导体器件的方法，包括：形成氧化硅膜，该氧化硅膜覆盖半导体衬底的第一主表面和第二主表面中的每一者；在半导体衬底的第一主表面侧上形成再分布布线；以及研磨半导体衬底的第二主表面。该研磨步骤在位于第二主表面上的氧化硅膜的厚度等于或大于10nm且等于或小于30nm的状态下进行。