公开(公告)号：CN104969356B

公开(公告)日：2019-10-08

申请号：CN201480001579.1

申请日：2014-01-31

申请人： 瑞萨电子株式会社

发明人： 沼部英雄 ,  白井伸幸 ,  加藤浩一 ,  宇野友彰 ,  梅津和之

IPC分类号： H01L29/78

摘要： 在形成于半导体衬底(SUB)中的槽(TR1)内的下部形成有控制电极(GE1)，在槽(TR1)内的上部形成有栅极电极(GE2)。在槽(TR1)的侧壁及底面与控制电极(GE1)之间形成有绝缘膜(G1)，在槽(TR1)的侧壁与栅极电极(GE2)之间形成有绝缘膜(G2)，在控制电极(GE1)与栅极电极(GE2)之间形成有绝缘膜(G3)。在与槽(TR1)邻接的区域中有源极用的n+型半导体区域(NR)、沟道形成用的p型半导体区域(PR)和漏极用的半导体区域。连接于控制电极(GE1)的布线不与连接于栅极电极(GE2)的布线相连，且不会与连接于源极用的n+型半导体区域(NR)的布线相连。

公开(公告)号：CN107359155A

公开(公告)日：2017-11-17

申请号：CN201710187607.9

申请日：2017-03-27

申请人： 瑞萨电子株式会社

发明人： 沼部英雄 ,  立野孝治 ,  小岛勇介 ,  横井芳彦 ,  石田慎哉 ,  松浦仁

IPC分类号： H01L25/16 ,  G01K7/01

CPC分类号： H01L23/34 ,  H01L21/26513 ,  H01L21/2855 ,  H01L21/30604 ,  H01L21/31111 ,  H01L21/32055 ,  H01L21/823412 ,  H01L23/5228 ,  H01L23/5286 ,  H01L23/53271 ,  H01L27/0629 ,  H01L28/20 ,  H01L29/0692 ,  H01L29/7393 ,  H01L29/74 ,  H01L29/78 ,  H01L29/7802 ,  H01L29/861 ,  H03K17/16 ,  H03K2017/0806 ,  H03K2217/0027 ,  H03K2217/0063 ,  H03K2217/0072 ,  H01L25/16 ,  G01K7/01

摘要： 本发明提供一种半导体器件和半导体装置，所述半导体器件包括功率器件和温度检测二极管。所述半导体器件具有被配置成使功率器件的电力线与温度检测二极管之间绝缘的器件结构。

公开(公告)号：CN104969356A

公开(公告)日：2015-10-07

申请号：CN201480001579.1

申请日：2014-01-31

申请人： 瑞萨电子株式会社

发明人： 沼部英雄 ,  白井伸幸 ,  加藤浩一 ,  宇野友彰 ,  梅津和之

IPC分类号： H01L29/78

CPC分类号： H01L29/7813 ,  H01L23/535 ,  H01L24/05 ,  H01L24/06 ,  H01L24/29 ,  H01L24/37 ,  H01L24/40 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/83 ,  H01L24/84 ,  H01L29/0696 ,  H01L29/0865 ,  H01L29/0882 ,  H01L29/1033 ,  H01L29/407 ,  H01L29/41741 ,  H01L29/4236 ,  H01L2224/04026 ,  H01L2224/04034 ,  H01L2224/04042 ,  H01L2224/05082 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/05644 ,  H01L2224/0603 ,  H01L2224/29101 ,  H01L2224/29339 ,  H01L2224/32245 ,  H01L2224/37011 ,  H01L2224/371 ,  H01L2224/37124 ,  H01L2224/37147 ,  H01L2224/40245 ,  H01L2224/45144 ,  H01L2224/48137 ,  H01L2224/48247 ,  H01L2224/49171 ,  H01L2224/73221 ,  H01L2224/73263 ,  H01L2224/73265 ,  H01L2224/83801 ,  H01L2224/84801 ,  H01L2224/8485 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2224/32225

摘要： 在形成于半导体衬底(SUB)中的槽(TR1)内的下部形成有控制电极(GE1)，在槽(TR1)内的上部形成有栅极电极(GE2)。在槽(TR1)的侧壁及底面与控制电极(GE1)之间形成有绝缘膜(G1)，在槽(TR1)的侧壁与栅极电极(GE2)之间形成有绝缘膜(G2)，在控制电极(GE1)与栅极电极(GE2)之间形成有绝缘膜(G3)。在与槽(TR1)邻接的区域中有源极用的n+型半导体区域(NR)、沟道形成用的p型半导体区域(PR)和漏极用的半导体区域。连接于控制电极(GE1)的布线不与连接于栅极电极(GE2)的布线相连，且不会与连接于源极用的n+型半导体区域(NR)的布线相连。