公开(公告)号：CN102194881A

公开(公告)日：2011-09-21

申请号：CN201110057407.4

申请日：2011-03-04

Applicant: 瑞萨电子株式会社

Inventor： 岩松俊明 ,  石川晃三 ,  北泽雅志 ,  林清志 ,  丸山隆弘 ,  筱原正昭 ,  川井健治

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336 ,  H01L21/265

CPC classification number: H01L29/66621 ,  H01L21/28 ,  H01L29/66795 ,  H01L29/772 ,  H01L29/7834 ,  Y02E10/50

Abstract: 本发明提供半导体器件及其制造方法，可以在不使特性恶化的情况下将半导体器件微型化。该半导体器件包括：半导体衬底，具有主表面；源极区域和漏极区域，在主表面中相互分开地形成；栅极电极层，在主表面之上夹在源极区域和漏极区域之间形成；第一导电层，以使其与源极区域的表面接触的方式形成；以及第二导电层，以使其与漏极区域的表面接触的方式形成。在主表面中形成凹陷，使所述凹陷从第一导电层和源极区域之间的接触区域、经过栅极电极层下方的部分、延伸到第二导电层和漏极区域之间的接触区域。

公开(公告)号：CN102194881B

公开(公告)日：2015-07-29

申请号：CN201110057407.4

申请日：2011-03-04

Applicant: 瑞萨电子株式会社

Inventor： 岩松俊明 ,  石川晃三 ,  北泽雅志 ,  林清志 ,  丸山隆弘 ,  筱原正昭 ,  川井健治

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336 ,  H01L21/265

CPC classification number: H01L29/66621 ,  H01L21/28 ,  H01L29/66795 ,  H01L29/772 ,  H01L29/7834 ,  Y02E10/50

Abstract: 本发明提供半导体器件及其制造方法，可以在不使特性恶化的情况下将半导体器件微型化。该半导体器件包括：半导体衬底，具有主表面；源极区域和漏极区域，在主表面中相互分开地形成；栅极电极层，在主表面之上夹在源极区域和漏极区域之间形成；第一导电层，以使其与源极区域的表面接触的方式形成；以及第二导电层，以使其与漏极区域的表面接触的方式形成。在主表面中形成凹陷，使所述凹陷从第一导电层和源极区域之间的接触区域、经过栅极电极层下方的部分、延伸到第二导电层和漏极区域之间的接触区域。

公开(公告)号：CN101069279B

公开(公告)日：2012-05-09

申请号：CN200580036518.X

申请日：2005-10-18

Applicant: 瑞萨电子株式会社

Inventor： 黑井隆 ,  堀田胜之 ,  北泽雅志 ,  石桥真人

IPC: H01L21/76 ,  H01L23/52 ,  H01L21/3205 ,  H01L29/78

CPC classification number: H01L21/823475 ,  H01L21/743 ,  H01L21/76229 ,  H01L21/763 ,  H01L21/823481 ,  H01L21/823871 ,  H01L21/823878 ,  H01L29/7833 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种用于高成品率地制造半导体器件的方法，该半导体器件能够可靠地通过沟槽型的元件隔离进行元件隔离、并且可有效地防止邻接元件的电位对其它节点产生影响，该方法包括以下工序：在基板上形成第1层的工序；蚀刻第1层和基板以形成沟槽的工序；热氧化沟槽的内壁的工序；在包含沟槽内的基板上淀积该沟槽的沟槽宽度的1/2以上膜厚的第1导电膜的工序；利用CMP法去除第1层上的第1导电膜，仅在沟槽内残留第1导电膜的工序；各向异性蚀刻沟槽内的第1导电膜，调整该导电膜的高度使其比基板的表面高度低的工序；利用CVD法在第1导电膜上淀积绝缘膜以便将其埋入沟槽内的第1导电膜上部的工序；利用CMP法使绝缘膜平坦化的工序；以及去除第1层的工序。