-
公开(公告)号：CN118969606A
公开(公告)日：2024-11-15
申请号：CN202411066166.3
申请日：2024-08-05
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
IPC: H01L21/265 , H01L21/3205
Abstract: 本发明提出了碳化硅晶圆的热氧化层制备方法、碳化硅器件的加工方法。其中碳化硅晶圆的热氧化层制备方法，多个碳化硅晶圆间隔排列，所述碳化硅晶圆具有相对设置的第一表面和第二表面，且相邻的两块碳化硅晶圆的第一表面和第二表面相对，在所述第一表面上进行离子注入处理、调节所述第一表面内掺杂离子剂量和能量后，再在所述碳化硅晶圆的第二表面制备热氧化层。本发明可以使得相邻碳化硅之间即便存在影响，也可以实现均匀的热氧化层。
-
公开(公告)号：CN117542893A
公开(公告)日：2024-02-09
申请号：CN202311594340.7
申请日：2023-11-27
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/16 , H01L29/423
Abstract: 本申请提供了一种沟槽型碳化硅功率器件及其制作方法，该沟槽型碳化硅功率器件包括：衬底；第一外延层，位于衬底的表面上；第二外延层，位于第一外延层的表面上；第三外延层，位于第二外延层的表面上，第三外延层与第二外延层的掺杂类型相同且不同于第一外延层，第二外延层的掺杂浓度大于第三外延层；沟槽，至少贯穿第二外延层和第三外延层，沟槽具有第一侧壁、第二侧壁和第一底部；第一注入区，位于沟槽下方且与沟槽接触，第一注入区与第一外延层的掺杂类型不同；源区，位于第三外延层中；源极金属层，位于第三外延层的一侧；漏极金属层，位于衬底远离第一外延层的表面上。本申请有效缓解了现有技术中SiC MOS器件的可靠性问题。
-
公开(公告)号：CN117031236A
公开(公告)日：2023-11-10
申请号：CN202311184701.0
申请日：2023-09-13
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
Abstract: 本申请提供了一种功率半导体器件的测量系统、测量方法及其测量装置。测量系统包括：第一均衡电路，其中各第一支路与第一测试探针连接，第一测试探针用于接触待测量的功率半导体器件的漏极；第二均衡电路，其中各第二支路与功率半导体器件的源极第二测试探针连接，第二测试探针用于接触待测量功率半导体器件的源极；第一开关模块，分别与第一均衡电路和第二均衡电路电连接，用于使导通的第一支路的数量与待测量功率半导体器件的漏极对应的第一测试探针数量相同，第二支路的数量与待测量功率半导体器件的源极对应的第二测试探针数量相同；放大模块，用于输出功率半导体器件的放大电压。该测量系统可以提高对功率半导体器件的导通电阻测量的准确性。
-
公开(公告)号：CN116779427B
公开(公告)日：2023-11-10
申请号：CN202311071504.8
申请日：2023-08-24
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
IPC: H01L21/04 , H01L21/336 , H01L29/78
Abstract: 本发明提供了一种碳化硅半导体结构的制作方法和碳化硅半导体结构，该方法包括：提供第一基底层，其中，第一基底层的材料为碳化硅；对第一基底层的表面进行第一热氧化处理，形成第一氧化层，并去除第一氧化层，得到第二基底层；对第二基底层的表面进行第二热氧化处理，形成第二氧化层，并去除第二氧化层，得到第三基底层，第二热氧化处理的温度小于第一热氧化处理的温度，第二氧化层的厚度小于第一氧化层的厚度；对第三基底层的表面进行第三热氧化处理，形成栅氧化层，第三热氧化处理的温度小于第二热氧化处理的温度。该方法解决了栅氧化层进行热氧化过程中在界面处形成C残留，导致沟道迁移率退化并影响栅氧化层性能的问题。
-
公开(公告)号：CN116884841A
公开(公告)日：2023-10-13
申请号：CN202310892312.7
申请日：2023-07-19
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
IPC: H01L21/329 , H01L29/872 , H01L29/06 , H01L29/16
Abstract: 本发明实施例提供了一种碳化硅二极管制备方法及碳化硅二极管，所述方法包括，在碳化硅外延片的P型外延层制备一类N型注入区和二类N型注入区；在外延层上制备二氧化硅层覆盖一类N型注入区、二类N型注入区以及两者之间的部分型外延层；在二氧化硅层上制备多晶硅层，刻蚀多晶硅层、二氧化硅层，露出碳化硅P型外延层；在多晶硅层及露出的外延层上制备第一金属层；在衬底远离外延层的一面制备第二金属层。本发明提供的方法相比于传统的二极管结构，增加了导电通道，从而降低导通电阻，能够降低器件的开关损耗，从而提高碳化硅二极管的整体性能；无需进行铝离子注入，能够简化器件制造工艺，有效降低生产成本。
-
Patent Agency Ranking
公开(公告)号：CN116825624A
公开(公告)日：2023-09-29
申请号：CN202310836567.1
申请日：2023-07-07
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
IPC: H01L21/285 , H01L21/68 , H01L21/66
Abstract: 本发明提供一种半导体金属淀积装置及简易欧姆接触测试方法，该装置包括图形结构和定位结构；图形结构具有相背设置的淀积面和定位面，图形结构按预设图形形状沿预设方向开设有若干淀积孔，且各淀积孔贯穿淀积面和定位面；定位结构与图形结构连接，定位结构用于对待淀积的半导体晶圆定位，以使得半导体晶圆与图形结构的定位面平行，且对齐图形结构的各淀积孔。通过图形结构上的具有预设图形形状的淀积孔对半导体晶圆进行金属淀积，使得该半导体晶圆无需经过光刻、刻蚀的工序步骤，有效地精简了欧姆接触的检测工序，且能够缩短检测的时间，在产品出现异常时，能够更快地发现，减少受影响的产品的数量。
-
公开(公告)号：CN117457746B
公开(公告)日：2024-04-16
申请号：CN202311769736.0
申请日：2023-12-21
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本申请提供了一种沟槽栅型碳化硅功率器件、其制作方法和半导体结构。该器件包括：衬底；外延层，位于衬底的表面上；沟槽栅，至少位于外延层中；第一注入区，位于沟槽栅至少一侧的外延层中，与沟槽栅的部分侧壁接触，第一注入区远离衬底的表面与外延层远离衬底的部分表面重合；第二注入区，位于沟槽栅至少一侧的外延层中，与沟槽栅的部分侧壁接触，第二注入区还与第一注入区靠近衬底的表面接触；第三注入区，位于外延层中，与沟槽栅的部分底部、沟槽栅的部分侧壁和第二注入区靠近衬底的部分表面分别接触；外延层、第一注入区和第三注入区的导电类型相同，且不同于第二注入区的掺杂离子的导电类型，第三注入区的掺杂浓度大于外延层的掺杂浓度。
-
公开(公告)号：CN117604647A
公开(公告)日：2024-02-27
申请号：CN202311395537.8
申请日：2023-10-25
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
Abstract: 本发明提供了碳化硅晶圆退火工艺的温度监控片、方法及装置，该温度监控片设有至少一个容纳腔；任意一容纳腔包括有第一子容纳腔和第二子容纳，第一子容纳腔与第二子容纳腔连通，且第一子容纳腔的水平高度高于第二子容纳腔的水平高度；温度监控片中有至少一个晶体颗粒，一个晶体颗粒对应放置在一个容纳腔的第一子容纳腔中；至少一个晶体颗粒中包括有熔点等于碳化硅晶圆的退火工艺所要求的温度的晶体颗粒。通过观察温度监控片退火后，其中的晶体颗粒所处位置来判断当前的退火工艺的温度是否达到碳化硅晶圆退火工艺的要求，从而实现了对碳化硅晶圆退火工艺温度的监控。
-
公开(公告)号：CN117600734A
公开(公告)日：2024-02-27
申请号：CN202311372015.6
申请日：2023-10-20
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
Abstract: 本发明公开一种定位治具。该定位治具包括：定位底座和定位盖板以及顶升机构，所述定位底座用于放置基板，所述定位盖板盖设在所述定位底座上，所述基板位于所述定位盖板与所述定位底座之间；其中，所述顶升机构包括驱动部和顶升部，所述驱动部与所述顶升部连接，所述顶升部设于所述定位底座中，所述驱动部用于驱动所述顶升部竖直顶升所述定位盖板。通过本发明，相对于现有的手工脱模，采用顶升机构顶升脱模，实现了施加力均匀平行于脱模方向，避免了由于人工施力不均导致定位盖板倾斜而造成的部件损伤，提高焊接质量，提高脱模的便捷性。
-
公开(公告)号：CN117594634A
公开(公告)日：2024-02-23
申请号：CN202311691512.2
申请日：2023-12-08
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
IPC: H01L29/06 , H01L29/16 , H01L29/423 , H01L29/78
Abstract: 本发明提供了一种半导体器件，包括：衬底、外延层、栅极结构、第一掺杂结构以及第二掺杂结构；第一掺杂结构包括第一掺杂部、第二掺杂部以及第三掺杂部，第二掺杂部和第三掺杂部分别位于第一掺杂部远离衬底的一侧，在第一方向上第二掺杂部位于第三掺杂部远离栅极结构的一侧，第一掺杂部的掺杂类型和第三掺杂部的掺杂类型不同；第二掺杂结构包括第四掺杂部、第五掺杂部以及第六掺杂部，第五掺杂部和第六掺杂部位于第四掺杂部远离衬底的一侧，在第一方向上第六掺杂部位于第五掺杂部远离栅极结构的一侧，第四掺杂部的掺杂类型和第五掺杂部的掺杂类型不同。上述半导体器件解决了现有技术中半导体器件的沟槽栅底部高电场集中的现象。
-
-
-
-
-
-
-
-
-
Search Results
192
records
(took 0.148 seconds)
