-
公开(公告)号：CN113363379B
公开(公告)日：2024-04-23
申请号：CN202011203558.1
申请日：2020-11-02
Applicant: 爱思开海力士有限公司
Abstract: 一种用于制造包括半导体存储器的电子设备的方法可以包括：形成第一碳电极材料；对第一碳电极材料进行表面处理以减小第一碳电极材料的表面粗糙度；以及在处理后的第一碳电极材料的表面上形成第二碳电极材料。第二碳电极材料的厚度可以大于第一碳电极材料的厚度。
-
公开(公告)号：CN116507193A
公开(公告)日：2023-07-28
申请号：CN202211083829.3
申请日：2022-09-06
Applicant: 爱思开海力士有限公司
Abstract: 提供了一种半导体存储器件及制造半导体存储器件的方法。半导体存储器件包括：多个绝缘层，其在堆叠方向上彼此间隔开；狭缝绝缘层，其穿过多个绝缘层；多个第一可变电阻层，其在堆叠方向上与多个绝缘层交替地设置；多条导线，其插置在狭缝绝缘层与多个第一可变电阻层之间，并且在堆叠方向上与多个绝缘层交替地设置；导电柱，穿过多个绝缘层和多个第一可变电阻层；以及第二可变电阻层，围绕导电柱的侧壁。
-
公开(公告)号：CN114361152A
公开(公告)日：2022-04-15
申请号：CN202110540988.0
申请日：2021-05-18
Applicant: 爱思开海力士有限公司
Inventor： 金泰勋
Abstract: 本申请涉及包括支撑体的层叠封装件。公开了一种层叠封装件。第一半导体晶片和支撑体设置在封装基板上。支撑体可以包括与第一半导体晶片的第一侧面面对的第二侧面，第二侧面具有基本倾斜的表面。第二半导体晶片层叠在第一半导体晶片和支撑体上。包封层被形成为填充支撑体和第一半导体晶片之间的部分。
-
公开(公告)号：CN112151570A
公开(公告)日：2020-12-29
申请号：CN201911293574.1
申请日：2019-12-16
Applicant: 爱思开海力士有限公司
Abstract: 本公开提供一种半导体存储器，所述半导体存储器包括：第一线；第二线；第三线；第一存储单元，其设置在所述第一线和所述第二线之间处在所述第一线和所述第二线的相交区域，所述第一存储单元包括第一选择元件层和耦接到所述第一选择元件层的第一电极；以及第二存储单元，其设置在所述第二线和所述第三线之间处在所述第二线和所述第三线的相交区域，所述第二存储单元包括第二选择元件层和耦接到所述第二选择元件层的第二电极，其中，所述第一选择元件层的阈值电压大于所述第二选择元件层的阈值电压，并且所述第二电极的电阻大于所述第一电极的电阻。
-
公开(公告)号：CN105023884A
公开(公告)日：2015-11-04
申请号：CN201410665678.1
申请日：2014-11-19
Applicant: 爱思开海力士有限公司
Inventor： 金泰勋
Abstract: 半导体封装及其制造方法。一种半导体封装包含其上设置基板垫的封装基板、设置在该封装基板之上的结构、利用具有其中设置磁性材料层的黏着构件而被设置在该结构之上的半导体芯片、设置在该半导体芯片的顶表面上的芯片垫、以及连接该基板垫以及该芯片垫的接合导线。
-
Patent Agency Ranking
公开(公告)号：CN111883194B
公开(公告)日：2024-07-12
申请号：CN201911141091.X
申请日：2019-11-20
Applicant: 爱思开海力士有限公司
IPC: G11C13/00
Abstract: 提供一种电子设备以及操作电子设备的方法。电子设备可以包括半导体存储器，该半导体存储器包括：位线；与位线交叉的字线；以及存储单元，其耦接至位线和字线并且设置在位线与字线之间，其中，在读取操作中，当处于预充电状态下的字线被浮置时，位线被驱动以增大位线的电压电平，而当存储单元被导通时，停止对位线的驱动。
-
公开(公告)号：CN114078819A
公开(公告)日：2022-02-22
申请号：CN202110307286.8
申请日：2021-03-23
Applicant: 爱思开海力士有限公司
IPC: H01L23/538 , H01L21/768
Abstract: 本申请涉及包括垂直互连器的半导体封装件。一种半导体封装件包括：至少一个半导体芯片，其按照具有芯片焊盘的有源表面面向重分布层的方式设置；垂直互连器，其在垂直方向上从芯片焊盘朝向重分布层延伸，其中，垂直互连器中的每一个具有连接到对应芯片焊盘的第一端部和相对于第一端部设置在每个垂直互连器的相对端的第二端部；以及模制层，其在暴露每个垂直互连器的第二端部的表面的同时覆盖半导体芯片和垂直互连器，其中，重分布层形成在模制层上方，重分布层具有与第二端部的表面接触的重分布焊座，并且其中，第二端部的表面的宽度大于每个垂直互连器的第一端部和第二端部之间的延伸部的宽度。
-
公开(公告)号：CN112037834A
公开(公告)日：2020-12-04
申请号：CN201911241650.4
申请日：2019-12-06
Applicant: 爱思开海力士有限公司
IPC: G11C13/00
Abstract: 本申请提供一种电子设备以及操作电子设备中的存储单元的方法。电子设备可以包括半导体存储器。半导体存储器可以包括：字线；位线；以及存储单元，其耦接到字线和位线并且设置在字线与位线之间，所述存储单元包括可变电阻层，所述可变电阻层不管储存在存储单元中的数据的值如何都保持在非晶态，其中，在复位操作中，通过将比存储单元的阈值电压的0.7倍大而比阈值电压的0.95倍小的亚阈值电压施加到存储单元，存储单元被编程为高电阻非晶态。
-
公开(公告)号：CN111883194A
公开(公告)日：2020-11-03
申请号：CN201911141091.X
申请日：2019-11-20
Applicant: 爱思开海力士有限公司
IPC: G11C13/00
Abstract: 提供一种电子设备以及操作电子设备的方法。电子设备可以包括半导体存储器，该半导体存储器包括：位线；与位线交叉的字线；以及存储单元，其耦接至位线和字线并且设置在位线与字线之间，其中，在读取操作中，当处于预充电状态下的字线被浮置时，位线被驱动以增大位线的电压电平，而当存储单元被导通时，停止对位线的驱动。
-
公开(公告)号：CN111883190A
公开(公告)日：2020-11-03
申请号：CN201911119040.7
申请日：2019-11-15
Applicant: 爱思开海力士有限公司
Abstract: 本申请公开了电子器件以及电子器件的操作方法。一种半导体存储器包括位线、字线、耦接在位线与字线之间的存储单元、以及被配置为感测选中的存储单元的状态的感测电路。在选中的存储单元的读取操作期间，该电子器件被配置为：将选中的字线预充电至第一电压，将未选中的字线预充电至第二电压，使所述选中的字线和所述未选中的字线浮置，将位线电压施加到选中的位线，利用在未选中的位线与所述未选中的字线之间流动的第一泄漏电流来调整所述未选中的字线的电压电平，将所述选中的字线和所述未选中的字线耦接到感测电路，并将所述选中的字线的电压电平与所述未选中的字线的电压电平进行比较。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.047 seconds)
