-
公开(公告)号：CN112466835B
公开(公告)日：2024-01-26
申请号：CN202010483377.2
申请日：2020-06-01
Applicant: 爱思开海力士有限公司
IPC: H01L23/498 , H01L23/538 , H01L21/768 , H01L21/60
Abstract: 半导体封装及其制造方法。半导体封装包括：第一芯片层叠物，包括多个第一半导体芯片；第一垂直互连器，其中，多个第一半导体芯片当中除至少最上第一半导体芯片外的各个其它第一半导体芯片包括：由第一半导体芯片沿第一方向的两个侧表面和第一半导体芯片沿与第一方向交叉的第二方向的两个侧表面限定的有效表面；第一一侧芯片焊盘；第一另一侧芯片焊盘；第一再分布焊盘，其中，多个第一半导体芯片在与第一和第二方向交叉的第三方向上朝一侧偏移层叠，该一侧远离第一方向的一侧表面和第二方向的一侧表面，以暴露第一一侧芯片焊盘和第一再分布焊盘，其中，电联接到第一半导体芯片的第一垂直互连器的一端分别连接到第一一侧芯片焊盘和第一再分布焊盘。
-
公开(公告)号：CN115050655B
公开(公告)日：2024-12-03
申请号：CN202111461996.2
申请日：2021-12-02
Applicant: 爱思开海力士有限公司
Abstract: 本公开涉及一种层叠封装及其制造方法。层叠封装包括形成在载体上的第一包封层。半导体管芯顺序地偏移层叠在第一包封层上。形成连接到半导体管芯的垂直连接件。形成联接到第一包封层的第二包封层以包封垂直连接件和半导体管芯。在第二包封层上形成连接到垂直连接件的再分布层。
-
公开(公告)号：CN112599498A
公开(公告)日：2021-04-02
申请号：CN202010649904.2
申请日：2020-07-08
Applicant: 爱思开海力士有限公司
IPC: H01L23/538 , H01L23/31 , H01L23/498 , H01L25/065 , H01L21/48 , H01L21/56 , H01L21/768
Abstract: 包括层叠的半导体芯片的半导体封装及其制造方法。一种半导体封装可包括：芯片层叠物，其包括在垂直方向上层叠的多个半导体芯片；多个垂直互连器，各个垂直互连器具有分别连接到所述多个半导体芯片的第一端，并且在所述垂直方向上延伸；模制层，其覆盖芯片层叠物和垂直互连器，同时暴露垂直互连器的第二端；多个着陆焊盘，其形成在模制层的一个表面上方以分别与垂直互连器的第二端接触，其中，多个着陆焊盘是导电的并且分别与垂直互连器的第一端交叠；以及封装再分布层，其通过着陆焊盘电连接到垂直互连器。
-
公开(公告)号：CN112599498B
公开(公告)日：2025-02-25
申请号：CN202010649904.2
申请日：2020-07-08
Applicant: 爱思开海力士有限公司
IPC: H01L23/538 , H01L23/31 , H01L23/498 , H10B80/00 , H01L21/48 , H01L21/56 , H01L21/768
Abstract: 包括层叠的半导体芯片的半导体封装及其制造方法。一种半导体封装可包括：芯片层叠物，其包括在垂直方向上层叠的多个半导体芯片；多个垂直互连器，各个垂直互连器具有分别连接到所述多个半导体芯片的第一端，并且在所述垂直方向上延伸；模制层，其覆盖芯片层叠物和垂直互连器，同时暴露垂直互连器的第二端；多个着陆焊盘，其形成在模制层的一个表面上方以分别与垂直互连器的第二端接触，其中，多个着陆焊盘是导电的并且分别与垂直互连器的第一端交叠；以及封装再分布层，其通过着陆焊盘电连接到垂直互连器。
-
公开(公告)号：CN114864544A
公开(公告)日：2022-08-05
申请号：CN202110629630.5
申请日：2021-06-07
Applicant: 爱思开海力士有限公司
IPC: H01L23/538 , H01L25/065 , H01L25/18
Abstract: 本公开提供包括竖直互连器的半导体封装。所述半导体封装可以包括：至少一个半导体芯片，其布置成使得多个芯片焊盘所在的有源表面面对重分布导电层；多个竖直互连器，每个竖直互联器的一端与多个芯片焊盘中的相应芯片焊盘连接，在竖直方向上朝重分布导电层延伸；成型层，其覆盖半导体芯片和竖直互连器，同时暴露每个竖直互连器的不与芯片焊盘连接的另一端；多个着陆焊盘，其布置在成型层上，并且每个着陆焊盘均与每个竖直互连器的另一端连接；重分布绝缘层，重分布绝缘层覆盖成型层，具有统一暴露多个着陆焊盘的开口；以及重分布导电层，其在成型层和重分布绝缘层上延伸，同时与每个着陆焊盘连接。
-
Patent Agency Ranking
公开(公告)号：CN114388470A
公开(公告)日：2022-04-22
申请号：CN202110331829.X
申请日：2021-03-29
Applicant: 爱思开海力士有限公司
IPC: H01L23/498 , H01L23/538 , H01L25/18 , H01L21/48 , H01L21/768
Abstract: 本申请涉及包括布线的半导体封装件及制造该半导体封装件的方法。公开了一种半导体封装件。该半导体封装件包括安装在封装基板上的芯片层叠物、设置在封装基板上的第一布线、以及围绕芯片层叠物和第一布线的模制层。第一布线具有锐角。
-
公开(公告)号：CN119965192A
公开(公告)日：2025-05-09
申请号：CN202510126157.7
申请日：2020-07-08
Applicant: 爱思开海力士有限公司
IPC: H01L23/538 , H01L23/31 , H01L23/498 , H10D80/30 , H01L21/48 , H01L21/56 , H01L21/768 , H10B80/00
Abstract: 本申请涉及半导体封装。一种半导体封装可包括：芯片层叠物，其包括在垂直方向上层叠的多个半导体芯片；多个垂直互连器，各个垂直互连器具有分别连接到所述多个半导体芯片的第一端，并且在所述垂直方向上延伸；模制层，其覆盖芯片层叠物和垂直互连器，同时暴露垂直互连器的第二端；多个着陆焊盘，其形成在模制层的一个表面上方以分别与垂直互连器的第二端接触，其中，多个着陆焊盘是导电的并且分别与垂直互连器的第一端交叠；以及封装再分布层，其通过着陆焊盘电连接到垂直互连器。
-
公开(公告)号：CN115050655A
公开(公告)日：2022-09-13
申请号：CN202111461996.2
申请日：2021-12-02
Applicant: 爱思开海力士有限公司
Abstract: 本公开涉及一种层叠封装及其制造方法。层叠封装包括形成在载体上的第一包封层。半导体管芯顺序地偏移层叠在第一包封层上。形成连接到半导体管芯的垂直连接件。形成联接到第一包封层的第二包封层以包封垂直连接件和半导体管芯。在第二包封层上形成连接到垂直连接件的再分布层。
-
公开(公告)号：CN114078819A
公开(公告)日：2022-02-22
申请号：CN202110307286.8
申请日：2021-03-23
Applicant: 爱思开海力士有限公司
IPC: H01L23/538 , H01L21/768
Abstract: 本申请涉及包括垂直互连器的半导体封装件。一种半导体封装件包括：至少一个半导体芯片，其按照具有芯片焊盘的有源表面面向重分布层的方式设置；垂直互连器，其在垂直方向上从芯片焊盘朝向重分布层延伸，其中，垂直互连器中的每一个具有连接到对应芯片焊盘的第一端部和相对于第一端部设置在每个垂直互连器的相对端的第二端部；以及模制层，其在暴露每个垂直互连器的第二端部的表面的同时覆盖半导体芯片和垂直互连器，其中，重分布层形成在模制层上方，重分布层具有与第二端部的表面接触的重分布焊座，并且其中，第二端部的表面的宽度大于每个垂直互连器的第一端部和第二端部之间的延伸部的宽度。
-
公开(公告)号：CN112466835A
公开(公告)日：2021-03-09
申请号：CN202010483377.2
申请日：2020-06-01
Applicant: 爱思开海力士有限公司
IPC: H01L23/498 , H01L23/538 , H01L21/768 , H01L21/60
Abstract: 半导体封装及其制造方法。半导体封装包括：第一芯片层叠物，包括多个第一半导体芯片；第一垂直互连器，其中，多个第一半导体芯片当中除至少最上第一半导体芯片外的各个其它第一半导体芯片包括：由第一半导体芯片沿第一方向的两个侧表面和第一半导体芯片沿与第一方向交叉的第二方向的两个侧表面限定的有效表面；第一一侧芯片焊盘；第一另一侧芯片焊盘；第一再分布焊盘，其中，多个第一半导体芯片在与第一和第二方向交叉的第三方向上朝一侧偏移层叠，该一侧远离第一方向的一侧表面和第二方向的一侧表面，以暴露第一一侧芯片焊盘和第一再分布焊盘，其中，电联接到第一半导体芯片的第一垂直互连器的一端分别连接到第一一侧芯片焊盘和第一再分布焊盘。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.028 seconds)
