-
公开(公告)号：CN115588457A
公开(公告)日：2023-01-10
申请号：CN202210021334.1
申请日：2022-01-10
Applicant: 爱思开海力士有限公司
IPC: G11C29/12
Abstract: 本发明涉及堆叠式存储器件及其测试方法。该存储器件包括：数据焊盘；读取电路，其根据读取定时信号和读取命令将读取数据或测试数据输出至数据焊盘；写入电路，其根据写入定时信号通过数据焊盘接收写入数据；测试寄存器电路，在第一测试模式期间，其对数据执行预设操作并存储数据，并且响应于读取命令将存储的数据作为测试数据来传输；数据压缩电路，其在第一测试模式期间通过压缩测试数据来生成测试输出信号并将测试输出信号输出至第一测试输出焊盘；以及定时控制电路，其在第一测试模式期间根据第一至第三输出控制信号生成读取定时信号并且通过延迟读取定时信号来生成写入定时信号。
-
公开(公告)号：CN105097043B
公开(公告)日：2019-10-25
申请号：CN201510075802.3
申请日：2015-02-12
Applicant: 爱思开海力士有限公司
IPC: G11C29/08
Abstract: 一种半导体存储装置包括多个数据储存区；第一内部电路，其被配置成将多个控制信号输入至多个数据储存区；以及第二内部电路，其被配置成响应于测试模式信号，来控制测试控制信号的输入定时，以及根据控制的输入定时将测试控制信号输入至多个数据储存区。
-
公开(公告)号：CN105097011A
公开(公告)日：2015-11-25
申请号：CN201510151927.X
申请日：2015-04-01
Applicant: 爱思开海力士有限公司
IPC: G11C11/406 , G11C11/4063
Abstract: 一种半导体装置包括：多个存储体，其被配置成响应于地址计数值和行激活信号来执行刷新操作；刷新控制块，其被配置成响应于刷新命令和存储体地址来更新刷新存储体信息，所述刷新存储体信息限定被指定以执行刷新操作的存储体，以及响应于刷新存储体信息来激活计数控制信号；以及计数器，其被配置成响应于计数控制信号的激活来改变地址计数值。
-
公开(公告)号：CN105513625B
公开(公告)日：2020-04-28
申请号：CN201510462987.3
申请日：2015-07-31
Applicant: 爱思开海力士有限公司
IPC: G11C7/10
Abstract: 一种半导体装置，包括第一输出控制单元和第二输出控制单元。第一输出控制单元包括多个同相管和多个反相管。同相管将输入信号同相并且将同相的输入信号输出至信号传输线作为传输信号，反相管将输入信号反相并且将反相的输入信号输出至信号传输线作为传输信号。第二输出控制单元包括多个同相管和多个反相管。同相管将传输信号同相并且输出同相的传输信号，反相管将传输信号反相并且输出反相的传输信号。
-
公开(公告)号：CN104716935A
公开(公告)日：2015-06-17
申请号：CN201410337285.8
申请日：2014-07-15
Applicant: 爱思开海力士有限公司
IPC: H03K5/13
CPC classification number: H03K5/131
Abstract: 一种时钟发生电路，包括：计数单元，被配置成在输入时钟的预设时间段期间产生计数代码；控制代码发生单元，被配置成通过改变所述计数代码来产生解码代码；以及可变周期振荡单元，被配置成产生具有与所述解码代码对应的频率的输出时钟。
-
Patent Agency Ranking
公开(公告)号：CN103248354A
公开(公告)日：2013-08-14
申请号：CN201210490681.5
申请日：2012-11-27
Applicant: 爱思开海力士有限公司
Inventor： 丘泳埈
IPC: H03K19/08 , G01R31/26 , H01L21/66 , H01L23/522
CPC classification number: G01R31/318513 , G01R31/2853 , G01R31/31717 , H01L22/22 , H01L23/481 , H01L2924/0002 , H01L2924/00012 , H01L2924/00
Abstract: 本发明提供一种半导体集成电路，包括经由通孔而彼此耦合的多个半导体芯片，其中，多个半导体芯片中的最下层的半导体芯片被配置为产生第一测试脉冲信号并且经由通孔来发送第一测试脉冲信号，多个半导体芯片中的最上层的半导体芯片被配置为在与第一测试脉冲信号大体保持时间差的同时产生第二测试脉冲信号，并且经由通孔来发送第二测试脉冲信号，多个半导体芯片被配置为响应于第一测试脉冲信号和第二测试脉冲信号而产生用于判定通孔是否有缺陷的测试结果信号。
-
公开(公告)号：CN106603065A
公开(公告)日：2017-04-26
申请号：CN201610192684.9
申请日：2016-03-30
Applicant: 爱思开海力士有限公司
IPC: H03K19/0185
CPC classification number: H03K5/15 , H03K5/135 , H03K5/26 , H03K19/0185
Abstract: 根据一个实施例，可以提供一种缓冲电路。缓冲电路可以包括第一缓冲器，第一缓冲器被配置成接收第一外部时钟信号和第二外部时钟信号，以及基于第一外部时钟信号和第二外部时钟信号的下降时间来产生第一预时钟信号。缓冲电路可以包括第二缓冲器，第二缓冲器被配置成接收第一外部时钟信号和第二外部时钟信号，以及基于第一外部时钟信号和第二外部时钟信号的上升时间来产生第二预时钟信号。
-
公开(公告)号：CN104916305A
公开(公告)日：2015-09-16
申请号：CN201410578397.2
申请日：2014-10-24
Applicant: 爱思开海力士有限公司
IPC: G11C7/22
CPC classification number: G11C5/04 , G11C7/1045 , G11C29/1201 , G11C29/18 , G11C29/26 , G11C2029/1206 , H01L24/13 , H01L24/16 , H01L24/17 , H01L25/0655 , H01L25/0657 , H01L25/18 , H01L2224/13025 , H01L2224/16146 , H01L2224/16225 , H01L2224/17181 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06596 , H01L2924/1431 , H01L2924/1433 , H01L2924/1434 , H01L2924/1436 , H01L2924/1441 , H01L2924/1443 , H01L2924/15192 , H01L2924/157
Abstract: 一种半导体装置包括控制信号接收部。控制信号接收部可以通过从层叠芯片测试部、控制信号接口部和测试设置部之中的一个接收命令信号和地址信号来设置与存储器芯片的操作有关的信息。
-
公开(公告)号：CN113409877A
公开(公告)日：2021-09-17
申请号：CN202011112570.1
申请日：2020-10-16
Applicant: 爱思开海力士有限公司
IPC: G11C29/12
Abstract: 本文描述了数据输入电路和包括数据输入电路的存储器装置。存储器装置包括多个数据输入焊盘和至少一个测试数据输入焊盘。存储器装置还包括与多个通道分别相对应的多个数据输入电路，多个数据输入电路适于将通过数据输入焊盘接收的相应数据传输到对应的通道。存储器装置进一步包括测试控制电路，测试控制电路适于在测试操作期间，基于测试模式信息来在多个数据输入电路之中选择至少一个数据输入电路，并且适于控制所选择的数据输入电路以将设定数据传输到对应的通道。
-
公开(公告)号：CN106603065B
公开(公告)日：2021-04-23
申请号：CN201610192684.9
申请日：2016-03-30
Applicant: 爱思开海力士有限公司
IPC: H03K19/0185
Abstract: 根据一个实施例，可以提供一种缓冲电路。缓冲电路可以包括第一缓冲器，第一缓冲器被配置成接收第一外部时钟信号和第二外部时钟信号，以及基于第一外部时钟信号和第二外部时钟信号的下降时间来产生第一预时钟信号。缓冲电路可以包括第二缓冲器，第二缓冲器被配置成接收第一外部时钟信号和第二外部时钟信号，以及基于第一外部时钟信号和第二外部时钟信号的上升时间来产生第二预时钟信号。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.055 seconds)
