-
公开(公告)号：CN112215344B
公开(公告)日：2025-03-21
申请号：CN202011056258.5
申请日：2020-09-30
Applicant: 清华大学
Abstract: 一种用于神经网络电路的校正方法以及一种神经网络电路的设计方法。神经网络电路包括计算电路以及与计算电路连接的非线性函数电路，校正方法包括：获取表征计算电路的非理想输出与理想输出之间关系的校正系数；以及通过改变神经网络电路的电路参数，将校正系数加入非线性函数电路中。该校正方法可以提高神经网络电路的网络识别率。
-
公开(公告)号：CN116779588A
公开(公告)日：2023-09-19
申请号：CN202210226722.3
申请日：2022-03-09
Applicant: 清华大学
IPC: H01L23/535 , H01L23/528 , H01L23/48 , H01L21/768
Abstract: 一种中介层及其制作方法和集成电路。该中介层包括衬底基板、第一钝化层和后端器件。衬底基板设置有贯穿衬底基板的多个基板通孔；第一钝化层位于衬底基板上；后端器件位于第一钝化层远离衬底基板的一侧。后端器件包括有源层，有源层与衬底基板不同。由此，后端器件可以通过后端工艺在第一钝化层上堆叠，同时又不影响衬底基板的基板通孔的互连密度，进而可以通过增加后端器件为整体系统的设计提供更加丰富的功能，并能降低生产制造成本。
-
公开(公告)号：CN119578345A
公开(公告)日：2025-03-07
申请号：CN202411467011.0
申请日：2024-10-21
Applicant: 清华大学
IPC: G06F30/392 , G06F30/398 , G06F15/78 , G06F115/02 , G06F115/08
Abstract: 本发明公开了一种基于单片三维集成的三维片上网络的映射方法及装置，其中，包括：将当前计算任务进行二维映射，并仿真当前网络在计算过程中每个节点的资源访问次数；确定多个访问阈值，根据每个节点的资源访问次数和多个访问阈值确定每个访问阈值对应的三维节点和二维节点，基于每个访问阈值对应的三维节点和二维节点，仿真得到当前网络的性能，并根据仿真结果得到每个访问阈值对应的最优三维数据包带宽；基于每个访问阈值和每个访问阈值对应的最优三维数据包带宽，确定最长数据通路，并在最长数据通路对应的两个节点之间添加三维数据缓存。由此，解决了相关技术中成本高、散热差及数据传输效率低等问题，为三维数据流设计提供更多加速计算方法。
-
公开(公告)号：CN117766402A
公开(公告)日：2024-03-26
申请号：CN202311865728.6
申请日：2023-12-29
Applicant: 清华大学
IPC: H01L21/336 , H01L29/78 , H01L21/02
Abstract: 一种半导体装置的制备方法、半导体装置和电子设备。该半导体装置的制备方法包括：在衬底上制备晶体管，其中，晶体管的半导体层包括铟基氧化物；通过物理气相沉积工艺在晶体管远离衬底一侧形成覆盖晶体管的钝化保护层；在钝化保护层远离衬底一侧形成钝化层。该半导体装置的制备方法可以提高半导体装置的性能和稳定性。
-
公开(公告)号：CN115831185A
公开(公告)日：2023-03-21
申请号：CN202211627425.6
申请日：2022-12-16
Applicant: 清华大学
IPC: G11C11/4091 , G11C13/00
Abstract: 一种存算一体芯片、操作方法、制作方法和电子设备。该存算一体芯片包括衬底基板、存算一体器件阵列、数据存储器阵列和控制处理电路，存算一体器件阵列配置为执行存算一体操作；数据存储器阵列配置为存储数据；控制处理电路配置为与数据存储器阵列和存算一体器件阵列通信，以从数据存储器阵列读取输入数据并将输入数据提供至存算一体器件阵列，以及从存算一体器件阵列接收处理后的输出数据，并且将处理后的输出数据提供给数据存储器阵列；控制处理电路、存算一体器件阵列和数据存储器阵列设置在衬底基板上，并且在垂直于衬底基板的方向上，分别提供于不同构造层中且至少部分重叠。该存算一体芯片具有提升的性能和能效。
-
Patent Agency Ranking
公开(公告)号：CN119847598A
公开(公告)日：2025-04-18
申请号：CN202411619521.5
申请日：2024-11-13
Applicant: 清华大学
Abstract: 本申请公开了一种寄存器及其制备方法，属于半导体技术领域。寄存器包括信号输入端、信号输出端和时钟控制信号端，该寄存器还包括第一晶体管、第二晶体管、第一反相器、第二反相器和第三反相器。在第一晶体管和第二晶体管中，一者的栅极通过第一反相器与时钟控制信号端电连接，另一者的栅极直接与该时钟控制信号端电连接，另外，第一晶体管的源极与信号输入端电连接，第一晶体管的漏极通过第二反相器与第二晶体管的源极电连接，第二晶体管的漏极通过第三反相器与信号输出端电连接。基于上述电路结构的寄存器功能完善、结构较为简单，资源消耗较小，并且有利于减小寄存器的面积。
-
公开(公告)号：CN119584568A
公开(公告)日：2025-03-07
申请号：CN202411423000.2
申请日：2024-10-12
Applicant: 清华大学
Abstract: 本发明涉及显示面板技术领域，特别涉及一种用于提升铟镓锌氧化物薄膜晶体管迁移率的制备方法，包括：在目标衬底上形成栅金属薄膜，并进行图形化，以获得背栅；在背栅上生成金属氧化物，并利用感应耦合等离子体将目标晶体管栅极上的金属氧化物进行刻蚀，以形成栅氧层；在栅氧层上生长铟镓锌氧化物作为有源层；在有源层上蒸镀源漏金属薄膜，并进行图形化，以获得漏源金属；通过光刻定义铟镓锌氧化物的沟道区域，并隔离沟道区域；利用磁控溅射工艺在漏源金属上生长钇金属，并对钇金属进行预设温度的退火处理，以获得覆盖层，从而制备出目标晶体管。由此，解决了现有提升IGZO迁移率方法影响晶体管原有性能，且不适用于显示领域和后道工艺等问题。
-
公开(公告)号：CN118510270A
公开(公告)日：2024-08-16
申请号：CN202410581940.8
申请日：2024-05-11
Applicant: 清华大学
IPC: H10B12/00
Abstract: 本发明涉及微电子技术领域，特别涉及一种无电容动态随机存储器结构及其制备方法，其中，无电容动态随机存储器结构包括：低漏电晶体管和垂直互补场效应晶体管，其中，低漏电晶体管作为写管，低漏电晶体管的漏极与垂直互补场效应晶体管的共同栅极连接，以将目标数据写入预设数据源中；垂直互补场效应晶体管作为读管，垂直互补场效应晶体管中的P型晶体管的漏极、N型晶体管的漏极相互连接，P型晶体管的源极与供电端连接，N型晶体管的源极与地线连接，以从预设数据源中读取目标数据。由此，解决了现有无电容动态随机存储器结构读出速度慢，且应用到数字电路中，需要增加额外的电流‑电压转换模块，增加了电路复杂度、面积和成本等问题。
-
公开(公告)号：CN116822596A
公开(公告)日：2023-09-29
申请号：CN202310637453.4
申请日：2023-05-31
Applicant: 清华大学
IPC: G06N3/063 , G06N3/0464
Abstract: 一种计算装置及其操作方法、可重构数据通路的制备方法。该计算装置包括可重构数据通路，其中，该可重构数据通路包括选通电路、处理电路和存储电路，该选通电路与该处理电路和该存储电路可通信，且配置为根据控制信号改变数据通路的构成，并且该选通电路包括开关特性可根据被施加的操作电压而改变的多个开关晶体管。该计算装置可以实现低功耗、低面积开销的可重构数据通路。
-
公开(公告)号：CN112215344A
公开(公告)日：2021-01-12
申请号：CN202011056258.5
申请日：2020-09-30
Applicant: 清华大学
Abstract: 一种用于神经网络电路的校正方法以及一种神经网络电路的设计方法。神经网络电路包括计算电路以及与计算电路连接的非线性函数电路，校正方法包括：获取表征计算电路的非理想输出与理想输出之间关系的校正系数；以及通过改变神经网络电路的电路参数，将校正系数加入非线性函数电路中。该校正方法可以提高神经网络电路的网络识别率。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.023 seconds)
