公开(公告)号：CN114418080A

公开(公告)日：2022-04-29

申请号：CN202210108371.6

申请日：2022-01-28

Applicant: OPPO广东移动通信有限公司 ,  哲库科技(上海)有限公司 ,  清华大学

Inventor： 胡明 ,  祝叶华 ,  孙炜 ,  高滨 ,  刘宇一 ,  伍冬 ,  吴华强

IPC: G06N3/063

Abstract: 本申请实施例公开了一种存算一体运算方法、忆阻器神经网络芯片及存储介质，其中，忆阻器神经网络芯片包括：至少一个模拟存算宏单元和至少一个混合存算宏单元，至少一个所述模拟存算宏单元与至少一个所述混合存算宏单元连接；所述至少一个模拟存算宏单元，用于在单元内的忆阻器阵列上施加输入的模拟电压，并将产生的模拟电流转换成预设范围内的模拟电压后输出；所述至少一个混合存算宏单元，用于在单元内的忆阻器阵列上施加所述至少一个模拟存算宏单元输出的模拟电压，并将产生的模拟电流依次进行钳位、相减、模数转换后输出。

公开(公告)号：CN111931924B

公开(公告)日：2022-12-13

申请号：CN202010755929.0

申请日：2020-07-31

Applicant: 清华大学

Inventor： 高滨 ,  刘宇一 ,  唐建石 ,  吴华强 ,  钱鹤

IPC: G06N3/063 ,  G06N3/08 ,  G06N3/04

Abstract: 本发明提出一种基于在线迁移训练的忆阻器神经网络芯片架构补偿方法，属于存算一体芯片应用领域。该方法首先对忆阻器神经网络芯片进行离线训练，获取该忆阻器神经网络芯片中各层对应的神经网络权重。然后通过在最后一层全连接层Tile之前增加一层补偿全连接层Tile实现对忆阻器神经网络芯片的架构补偿；通过在线迁移训练方法对架构补偿后的忆阻器神经网络芯片进行训练，得到训练完毕的忆阻器神经网络芯片。本发明使得在器件条件有限情况下，忆阻器神经网络芯片的在线迁移训练精度达到可接受水平，可以改善芯片的在线训练识别精度。

公开(公告)号：CN115831185A

公开(公告)日：2023-03-21

申请号：CN202211627425.6

申请日：2022-12-16

Applicant: 清华大学

Inventor： 高滨 ,  刘宇一 ,  杜宜威 ,  唐建石 ,  钱鹤 ,  吴华强

IPC: G11C11/4091 ,  G11C13/00

Abstract: 一种存算一体芯片、操作方法、制作方法和电子设备。该存算一体芯片包括衬底基板、存算一体器件阵列、数据存储器阵列和控制处理电路，存算一体器件阵列配置为执行存算一体操作；数据存储器阵列配置为存储数据；控制处理电路配置为与数据存储器阵列和存算一体器件阵列通信，以从数据存储器阵列读取输入数据并将输入数据提供至存算一体器件阵列，以及从存算一体器件阵列接收处理后的输出数据，并且将处理后的输出数据提供给数据存储器阵列；控制处理电路、存算一体器件阵列和数据存储器阵列设置在衬底基板上，并且在垂直于衬底基板的方向上，分别提供于不同构造层中且至少部分重叠。该存算一体芯片具有提升的性能和能效。

公开(公告)号：CN111931924A

公开(公告)日：2020-11-13

申请号：CN202010755929.0

申请日：2020-07-31

Applicant: 清华大学

Inventor： 高滨 ,  刘宇一 ,  唐建石 ,  吴华强 ,  钱鹤

IPC: G06N3/063 ,  G06N3/08 ,  G06N3/04

Abstract: 本发明提出一种基于在线迁移训练的忆阻器神经网络芯片架构补偿方法，属于存算一体芯片应用领域。该方法首先对忆阻器神经网络芯片进行离线训练，获取该忆阻器神经网络芯片中各层对应的神经网络权重。然后通过在最后一层全连接层Tile之前增加一层补偿全连接层Tile实现对忆阻器神经网络芯片的架构补偿；通过在线迁移训练方法对架构补偿后的忆阻器神经网络芯片进行训练，得到训练完毕的忆阻器神经网络芯片。本发明使得在器件条件有限情况下，忆阻器神经网络芯片的在线迁移训练精度达到可接受水平，可以改善芯片的在线训练识别精度。