-
公开(公告)号：CN112397377B
公开(公告)日：2024-03-22
申请号：CN202011281397.8
申请日：2020-11-16
Applicant: 武汉新芯集成电路制造有限公司
Abstract: 本发明提供了一种第一芯片与晶圆键合方法、芯片堆叠结构，包括：提供第一层第一芯片，第一芯片包括第一金属层；提供晶圆，所述晶圆包括第二金属层；将第一芯片与晶圆键合；形成绝缘层和开孔，所述绝缘层覆盖第一芯片周侧的晶圆或填充若干第一芯片在晶圆上的间隙；在第一芯片外围的绝缘层内形成开孔，互连结构位于开孔中，第一金属层、第二金属层和互连结构三者电连接，实现第一芯片与晶圆的电性连接。无需在第一芯片内部制作TSV，降低了第一芯片内部连线的设计难度，节省了第一芯片面积。无TSV结构，避免了衬底和TSV间的电性(如绝缘性、寄生电容等)问题，且不需考虑第一芯片厚度差异对通孔刻蚀的影响，降低了工艺难度。
-
公开(公告)号：CN111430276B
公开(公告)日：2021-04-23
申请号：CN202010333740.2
申请日：2020-04-24
Applicant: 武汉新芯集成电路制造有限公司
Abstract: 本发明提供了一种多晶圆堆叠修边方法，对第i片晶圆切边、与第i‑1片晶圆键合减薄后，对堆叠的i片晶圆的边缘区域修边形成边缘良好的晶圆堆叠；之后填充底部填充层；底部填充层的存在使邻近的后续晶圆与堆叠的i片晶圆键合减薄后边缘产生的缺陷往外移，使邻近的后续晶圆的修边宽度设置较小，并为邻近的后续晶圆键合减薄时提供支撑，不至于减薄时劈裂；故对邻近第i片晶圆的后续晶圆的修边宽度不大于背面减薄后的第2片晶圆的边缘修边宽度,可去除邻近第i片晶圆的后续晶圆与堆叠的i片晶圆键合减薄后边缘产生的缺陷。Wdi≤Wd2,所有晶圆处理过程中的修边均限制在Wd2的范围内，减少晶圆修边宽度，提高晶圆有效面积。
-
公开(公告)号：CN112652596A
公开(公告)日：2021-04-13
申请号：CN202011496717.1
申请日：2020-12-17
Applicant: 武汉新芯集成电路制造有限公司
IPC: H01L23/48 , H01L23/367 , H01L23/498 , H01L23/495
Abstract: 本发明提供了一种半导体器件及其制造方法，由于至少一个依次堆叠键合在半导体基底上半导体结构中的半导体芯片，外围设置有环绕半导体芯片的绝缘层，且绝缘层中形成有子导热结构，子导热结构用于构成在键合方向上延伸的导热结构，并使导热结构一端与位于半导体基底中的第一金属结构连接，另一端从最外层的绝缘层中延伸出。如此一来，半导体器件内的热量可通过导热结构以导出半导体器件外，以提升半导体器件的性能。
-
公开(公告)号：CN112563194A
公开(公告)日：2021-03-26
申请号：CN202011412820.3
申请日：2020-12-04
Applicant: 武汉新芯集成电路制造有限公司
IPC: H01L21/768 , H01L21/762
Abstract: 本发明提供一种半导体结构及其制备方法，其在形成由从衬底的第一表面朝向第二表面延伸的金属插塞的过程中，衬底发生翘曲使第一表面呈凹陷曲面，通过在衬底的第二表面形成第一介质层以产生与衬底翘曲方向相反的拉应力，以降低衬底的翘曲度，并使第一表面平整。进而减小半导体结构的应力，提升半导体结构的稳定性和可靠性。
-
公开(公告)号：CN110211924B
公开(公告)日：2021-01-22
申请号：CN201910537572.6
申请日：2019-06-20
Applicant: 武汉新芯集成电路制造有限公司
IPC: H01L21/768
Abstract: 本申请提供一种晶圆结构的制造方法，在第一晶圆和第二晶圆键合后，可以从第一晶圆的第一衬底进行刻蚀以形成硅通孔，然后进行绝缘层的沉积，使硅通孔的开口拐角处的绝缘层厚度大于硅通孔侧壁及底面上绝缘层的厚度，再进行绝缘层的各向异性刻蚀，直至去除硅通孔底面上的绝缘层，然后进行硅通孔的填充。硅通孔中的绝缘层对器件起到隔离和保护的作用，而硅通孔的开口拐角处的绝缘层厚度大于硅通孔的侧壁及底面上的绝缘层的厚度，在后续去除硅通孔底面上的绝缘层的过程中，即使对硅通孔的开口拐角处的绝缘层有所损耗，其厚度也不会偏薄，从而提高了硅通孔中绝缘层的可靠性，减少硅通孔的形成工艺对器件良率及性能的影响。
-
Patent Agency Ranking
公开(公告)号：CN110556392A
公开(公告)日：2019-12-10
申请号：CN201910824707.7
申请日：2019-09-02
Applicant: 武汉新芯集成电路制造有限公司
IPC: H01L27/148
Abstract: 本发明提供的图像传感器及其制作方法，包括：提供一衬底，在所述衬底中位于转移区的两侧分别设置有感光区和读取区；刻蚀去除部分厚度的所述转移区，使剩余的所述转移区在所述厚度方向上低于浅沟道隔离区；去除所述介质层；形成多晶硅层，所述多晶硅层填充于相邻的所述浅沟道隔离区之间。在传统的闪存工艺的基础上，刻蚀去除部分厚度的所述转移区，打通所述感光区到读取区的通道，不再被传统的闪存工艺浅沟道隔离断开，通过多晶硅层实现图像传感器中感光区的电荷向读取区的转移，从而正确识别光信号强度。本发明提供的图像传感器，通过多晶硅层实现图像传感器中感光区的电荷向读取区的转移，提高了图像传感器的性能。
-
公开(公告)号：CN110223922A
公开(公告)日：2019-09-10
申请号：CN201910497419.5
申请日：2019-06-10
Applicant: 武汉新芯集成电路制造有限公司
IPC: H01L21/48 , H01L23/488
Abstract: 本发明提供一种晶圆结构及其制造方法、芯片结构，在两片晶圆键合之后，在晶圆的背面形成贯穿该晶圆衬底的开口，而后，在开口下的介质层中形成凹凸结构，凹凸结构中的至少部分凹部贯穿至该晶圆中的互连层，在凹凸结构中进行填充形成衬垫之后，衬垫也同凹凸结构一样呈现凹凸排布。这样，就形成有具有凹凸表面的衬垫，在不增大衬垫占地面积的同时，有效增大了衬垫的接触表面积，进而，可以提高衬垫与焊球的结合力，避免焊球与衬垫之间由于结合力差而出现剥离而导致的焊球脱落，增加芯片的使用寿命。
-
公开(公告)号：CN109148361B
公开(公告)日：2019-08-23
申请号：CN201810989687.4
申请日：2018-08-28
Applicant: 武汉新芯集成电路制造有限公司
IPC: H01L21/768 , H01L23/522 , H01L23/528
Abstract: 本发明提供了一种半导体器件及其制作方法。在所述半导体器件中，隔离层至少覆盖第一开孔的侧面，一方面，隔离层在干法刻蚀以暴露第一金属层和第二金属层的工艺中，防止过刻蚀反溅的第一金属层和第二金属层扩散到第一衬底；另一方面，隔离层作为阻挡层，防止互连层扩散到第一衬底中。进一步的，隔离层包含氮化硅层，氮化硅层比较致密，有利于防止金属层例如是铜反溅扩散到第一衬底的侧壁。再进一步的，隔离层还包括第一氧化硅层和第二氧化硅层，第二氧化硅层用以保护氮化硅层不被刻蚀消耗；第一氧化硅层，用于提高氮化硅层和第一衬底之间的粘合力，同时缓解氮化硅层的应力，防止由于氮化硅层应力过大可能导致的晶圆上的芯片断裂。
-
公开(公告)号：CN109192717A
公开(公告)日：2019-01-11
申请号：CN201810988464.6
申请日：2018-08-28
Applicant: 武汉新芯集成电路制造有限公司
IPC: H01L23/522 , H01L23/528 , H01L21/768
Abstract: 本发明提供一种多晶圆堆叠结构及方法。在该多晶圆堆叠结构中，第一互连层通过第一开孔与第二金属层和第一金属层电连接，第二互连层通过第二开孔与第一互连层电连接，第三互连层通过第三开孔与第三金属层电连接，且第二互连层与所述第三互连层相接触，不需晶圆间预留压焊引线空间，省去硅基板，实现多晶圆互连的同时减少多晶圆堆叠厚度从而使多晶圆堆叠封装后的整体器件厚度减小。并且，不再需要引线，省去了硅基板以及硅基板上若干共用焊盘的设计加工。以及，所述第二互连层与所述第三互连层相接触缩短晶圆间互连距离，进而降低寄生电容和功率损耗，提高了传输速度。
-
公开(公告)号：CN109166820A
公开(公告)日：2019-01-08
申请号：CN201810989689.3
申请日：2018-08-28
Applicant: 武汉新芯集成电路制造有限公司
IPC: H01L21/768 , H01L23/522 , H01L23/528
Abstract: 本发明提供一种半导体器件制作方法以及半导体器件，先执行光刻及刻蚀工艺形成贯穿第一衬底、第一介质层和部分厚度的第二介质层的第一开孔，再执行光刻及刻蚀工艺形成贯穿所述第一衬底和部分厚度的第一介质层的第二开孔，随后执行无掩膜刻蚀工艺，以暴露所述第一开孔下方的第二金属层和第二开孔下方的部分所述第一金属层，最后形成互连层，实现两晶圆间的金属互连。本发明只需采用两道光罩即可形成第一开孔和第二开孔，并实现第一金属层和第二金属层的互连，简化了工艺，并降低了生产成本。
-
-
-
-
-
-
-
-
-
Search Results
81
records
(took 0.073 seconds)
