-
公开(公告)号：CN112216676A
公开(公告)日：2021-01-12
申请号：CN202010654125.1
申请日：2020-07-08
Applicant: 株式会社村田制作所
IPC: H01L23/522 , H01L49/02 , H03F1/32
Abstract: 本发明提供一种对于频率变动不易产生阻抗匹配状态的偏离的半导体装置。在基板设置有接地用焊盘。在基板的表面上的第1方向上并列地配置有发射极接地的多个晶体管。在基板设置有连接多个晶体管的基极的输入布线。至少两个并联电感器的一端与输入布线连接，另一端与接地用焊盘连接。关于第1方向，两个并联电感器以配置了多个晶体管的区域的中心为基准，配置在相互相反侧。
-
公开(公告)号：CN107004600A
公开(公告)日：2017-08-01
申请号：CN201580067957.0
申请日：2015-10-14
Applicant: 株式会社村田制作所
IPC: H01L21/331 , H01L29/737
Abstract: 本发明实现能够抑制工序控制性的降低以及制造成本的上升的高性能的HBT。该HBT是在GaAs基板上具有发射极层、基极层、以及集电极层的异质结双极晶体管，发射极层由InGaP构成，基极层由具有与GaAs大致晶格匹配的组成的GaAsPBi构成。
-
公开(公告)号：CN107611175B
公开(公告)日：2021-12-28
申请号：CN201710089447.4
申请日：2017-02-20
Applicant: 株式会社村田制作所
IPC: H01L29/737 , H01L29/08 , H01L29/36 , H01L21/331
Abstract: 本发明提供一种抑制电流放大率的降低以及基极‑发射极间反向耐压的降低，并且实现高效率化的HBT。在异质结双极晶体管中，集电极层、基极层、发射极层以及半导体层依次层叠，发射极层包括在上表面层叠有半导体层的第一区域和与第一区域邻接设置且上表面露出的第二区域，对于发射极层的第一区域以及第二区域中的掺杂浓度而言，上表面附近比与基极层的界面附近高。
-
公开(公告)号：CN107483024B
公开(公告)日：2021-03-16
申请号：CN201710141157.X
申请日：2017-03-10
Applicant: 株式会社村田制作所
IPC: H03F3/19 , H03F3/21 , H01L27/082
Abstract: 本发明提供一种在低输出功率及高输出功率时都维持较高的功率附加效率、同时提高可靠性的半导体装置。半导体装置包括：半导体基板，其具有相对的第一及第二主面；第一双极晶体管，其形成在半导体基板的第一主面侧，具有第一发射极层；以及第二双极晶体管，其形成在半导体基板的第一主面侧，具有第二发射极层、以及从该第二发射极层沿第一主面的法线方向进行层叠的电阻层。
-
公开(公告)号：CN107004600B
公开(公告)日：2020-06-19
申请号：CN201580067957.0
申请日：2015-10-14
Applicant: 株式会社村田制作所
IPC: H01L21/331 , H01L29/737
Abstract: 本发明实现能够抑制工序控制性的降低以及制造成本的上升的高性能的HBT。该HBT是在GaAs基板上具有发射极层、基极层、以及集电极层的异质结双极晶体管，发射极层由InGaP构成，基极层由具有与GaAs大致晶格匹配的组成的GaAsPBi构成。
-
Patent Agency Ranking
公开(公告)号：CN107483024A
公开(公告)日：2017-12-15
申请号：CN201710141157.X
申请日：2017-03-10
Applicant: 株式会社村田制作所
IPC: H03F3/19 , H03F3/21 , H01L27/082
Abstract: 本发明提供一种在低输出功率及高输出功率时都维持较高的功率附加效率、同时提高可靠性的半导体装置。半导体装置包括：半导体基板，其具有相对的第一及第二主面；第一双极晶体管，其形成在半导体基板的第一主面侧，具有第一发射极层；以及第二双极晶体管，其形成在半导体基板的第一主面侧，具有第二发射极层、以及从该第二发射极层沿第一主面的法线方向进行层叠的电阻层。
-
公开(公告)号：CN112216676B
公开(公告)日：2024-10-29
申请号：CN202010654125.1
申请日：2020-07-08
Applicant: 株式会社村田制作所
IPC: H01L23/522 , H10N97/00 , H03F1/32
Abstract: 本发明提供一种对于频率变动不易产生阻抗匹配状态的偏离的半导体装置。在基板设置有接地用焊盘。在基板的表面上的第1方向上并列地配置有发射极接地的多个晶体管。在基板设置有连接多个晶体管的基极的输入布线。至少两个并联电感器的一端与输入布线连接，另一端与接地用焊盘连接。关于第1方向，两个并联电感器以配置了多个晶体管的区域的中心为基准，配置在相互相反侧。
-
公开(公告)号：CN113764519B
公开(公告)日：2024-06-04
申请号：CN202110929927.3
申请日：2017-02-20
Applicant: 株式会社村田制作所
IPC: H01L29/737 , H01L29/15 , H01L29/08 , H01L21/331
Abstract: 本发明提供一种抑制电流放大率的降低以及基极‑发射极间反向耐压的降低，并且实现高效率化的HBT。在异质结双极晶体管中，集电极层、基极层、发射极层以及半导体层依次层叠，发射极层包括在上表面层叠有半导体层的第一区域和与第一区域邻接设置且上表面露出的第二区域，对于发射极层的第一区域以及第二区域中的掺杂浓度而言，上表面附近比与基极层的界面附近高。
-
公开(公告)号：CN113764519A
公开(公告)日：2021-12-07
申请号：CN202110929927.3
申请日：2017-02-20
Applicant: 株式会社村田制作所
IPC: H01L29/737 , H01L29/15 , H01L29/08 , H01L21/331
Abstract: 本发明提供一种抑制电流放大率的降低以及基极‑发射极间反向耐压的降低，并且实现高效率化的HBT。在异质结双极晶体管中，集电极层、基极层、发射极层以及半导体层依次层叠，发射极层包括在上表面层叠有半导体层的第一区域和与第一区域邻接设置且上表面露出的第二区域，对于发射极层的第一区域以及第二区域中的掺杂浓度而言，上表面附近比与基极层的界面附近高。
-
公开(公告)号：CN107706236B
公开(公告)日：2021-04-27
申请号：CN201710506882.2
申请日：2017-06-28
Applicant: 株式会社村田制作所
IPC: H01L29/737 , H01L29/08
Abstract: 本发明提供一种异质结双极型晶体管，能够维持控制稳定性同时降低基极‑集电极间电容的集电极电压依存性。所述异质结双极型晶体管(HBT)具备：具有对置的第一主面和第二主面的半导体基板、依次层叠于半导体基板的第一主面侧的集电极层、基极层、以及发射极层，集电极层包括分散有多个金属原子耦合而形成的金属微粒的第一半导体层。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.023 seconds)
