-
公开(公告)号：CN1255236A
公开(公告)日：2000-05-31
申请号：CN98804946.5
申请日：1998-04-10
Applicant: 株式会社日立制作所 , 日立超大规模集成电路系统株式会社
IPC: H01L21/28 , H01L21/768 , H01L21/8232 , H01L21/8238 , H01L21/8239 , H01L21/8242 , H01L21/8247 , H01L27/08 , H01L27/092 , H01L27/10 , H01L27/105 , H01L27/108 , H01L27/115 , H01L29/78
CPC classification number: H01L27/10852 , H01L27/105 , H01L27/10814 , H01L27/10855 , H01L27/10873 , H01L27/10888 , H01L27/10894 , Y10S257/90
Abstract: 提供一种半导体集成电路技术,借助于该技术,采用使DRAM的存储单元微细化的办法可以改善DRAM的集成度同时可以增加DRAM的工作速度。提供一种半导体集成电路装置的制造方法。首先,通过栅极绝缘膜(6)在半导体衬底衬底(1)的主面上边形成栅极电极(7),在栅极电极(7)的上表面上形成氮化硅膜(8)。在栅极电极(7)的侧面上形成由氮化硅构成的第1侧壁隔板(14)和由氧化硅构成的第2侧壁隔板(15)。其次,在DRAM的存储单元区域的选择MISFETQs中,连接孔(19和21)对于第1侧壁隔板(14)自匹配性地形成开口,形成导体(20)和位线BL的连接部分。此外,在DRAM的存储单元区域以外的N沟MISFET Qu1、Qn2和P沟MISFET Qp1中,对于第2侧壁隔板(15)自匹配性地形成高浓度N型半导体区域(16和16b)和高浓度P型半导体区域(17)。
-
公开(公告)号：CN1519901A
公开(公告)日：2004-08-11
申请号：CN200410001937.7
申请日：2004-01-16
Applicant: 尔必达存储器株式会社 , 日立超大规模集成电路系统株式会社 , 株式会社日立制作所
IPC: H01L21/336 , H01L21/28 , H01L21/8234 , H01L29/78
CPC classification number: H01L21/28247
Abstract: 一种半导体器件，其在钨膜和多晶硅层之间具有降低的接触电阻和带有具有降低的栅电阻且被预防耗尽的栅电极。根据制造装置半导体器件的方法，一种半导体器件，其在形成栅电极之后且在栅电极上执行侧面选择性氧化之前，通过在氨气体中在700℃－950℃的氮化温度下氮化栅电极的侧面的方式来制造带有多金属栅结构的栅电极，其中，多金属栅结构包含带有钨(W)膜、氮化钨(WN)膜和多晶硅(PolySi)层的三层结构。
-
Patent Agency Ranking
公开(公告)号：CN1132228C
公开(公告)日：2003-12-24
申请号：CN98804946.5
申请日：1998-04-10
Applicant: 株式会社日立制作所 , 日立超大规模集成电路系统株式会社
IPC: H01L21/28 , H01L21/768 , H01L21/8232 , H01L21/8238 , H01L21/8239 , H01L21/8242 , H01L21/8247 , H01L27/08 , H01L27/092 , H01L27/10 , H01L27/105 , H01L27/108 , H01L27/115
CPC classification number: H01L27/10852 , H01L27/105 , H01L27/10814 , H01L27/10855 , H01L27/10873 , H01L27/10888 , H01L27/10894 , Y10S257/90
Abstract: 提供一种半导体集成电路技术，借助于该技术，采用使DRAM的存储单元微细化的办法可以改善DRAM的集成度同时可以增加DRAM的工作速度。提供一种半导体集成电路装置的制造方法。首先，通过栅极绝缘膜(6)在半导体衬底衬底(1)的主面上边形成栅极电极(7)，在栅极电极(7)的上表面上形成氮化硅膜(8)，在栅极电极(7)的侧面上形成由氮化硅构成的第1侧壁隔板(14)和由氧化硅构成的第2侧壁隔板(15)。其次，在DRAM的存储单元区域的选择MISFETQs中，连接孔(19和21)对于第1侧壁隔板(14)自匹配性地形成开口，形成导体(20)和位线BL的连接部分。此外，在DRAM的存储单元区域以外的N沟MISFET Qn1、Qn2和P沟MISFET Qp1中，对于第2侧壁隔板(15)自匹配性地形成高浓度N型半导体区域(16和16b)和高浓度P型半导体区域(17)。
-
公开(公告)号：CN100517658C
公开(公告)日：2009-07-22
申请号：CN200610163133.6
申请日：2006-11-30
Applicant: 尔必达存储器株式会社 , 株式会社日立制作所
CPC classification number: H01L23/562 , H01L21/306 , H01L21/30604 , H01L21/3065 , H01L21/308 , H01L21/78 , H01L23/26 , H01L23/3128 , H01L29/0657 , H01L2924/0002 , H01L2924/00
Abstract: 本发明目的是提供一种具有低破损风险的高可靠性的半导体芯片。具体而言，本发明提供一种具有半导体硅衬底的半导体芯片，该半导体硅衬底包含半导体器件层、多孔硅域层，在所述半导体硅衬底的一个表面上的主表面区内形成所述半导体器件层，在背面即该半导体硅衬底的另一表面上的主表面区内形成所述多孔硅域层，并且所述多孔硅域层具有在该半导体硅衬底的背面上以岛状分布的多孔硅域。
-
公开(公告)号：CN1976012A
公开(公告)日：2007-06-06
申请号：CN200610163133.6
申请日：2006-11-30
Applicant: 尔必达存储器株式会社 , 株式会社日立制作所
CPC classification number: H01L23/562 , H01L21/306 , H01L21/30604 , H01L21/3065 , H01L21/308 , H01L21/78 , H01L23/26 , H01L23/3128 , H01L29/0657 , H01L2924/0002 , H01L2924/00
Abstract: 本发明目的是提供一种具有低破损风险的高可靠性的半导体芯片。具体而言，本发明提供一种具有半导体硅衬底的半导体芯片，该半导体硅衬底包含半导体器件层、多孔硅域层，在所述半导体硅衬底的一个表面上的主表面区内形成所述半导体器件层，在背面即该半导体硅衬底的另一表面上的主表面区内形成所述多孔硅域层，并且所述多孔硅域层具有在该半导体硅衬底的背面上以岛状分布的多孔硅域。
-
公开(公告)号：CN1283007C
公开(公告)日：2006-11-01
申请号：CN03155096.7
申请日：2003-08-27
Applicant: 尔必达存储器株式会社 , 株式会社日立制作所
IPC: H01L27/092 , H01L27/105 , H01L21/8234
CPC classification number: H01L27/10891 , H01L21/28061 , H01L21/823842 , H01L27/10894 , H01L27/10897 , H01L29/4941 , H01L29/7833
Abstract: 在具有三个和多个不同费米能级的多晶硅栅电极结构的半导体装置中，具有最低费米能级的P型多晶硅在第一N型表面沟道MOS晶体管上；具有最高费米能级的第一N型多晶硅在第二N型表面沟道MOS晶体管上，和具有在最高费米能级和最低费米能级之间的中间费米能级的，并用N型杂质和P型杂质掺杂的第二N型多晶硅在P沟道MOS晶体管上。
-
公开(公告)号：CN1497724A
公开(公告)日：2004-05-19
申请号：CN03155096.7
申请日：2003-08-27
Applicant: 尔必达存储器株式会社 , 株式会社日立制作所
IPC: H01L27/092 , H01L27/105 , H01L21/8234
CPC classification number: H01L27/10891 , H01L21/28061 , H01L21/823842 , H01L27/10894 , H01L27/10897 , H01L29/4941 , H01L29/7833
Abstract: 在具有三个和多个不同费米能级的多晶硅栅电极结构的半导体装置中，具有最低费米能级的P型多晶硅在第一N型表面沟道MOS晶体管上；具有最高费米能级的第一N型多晶硅在第二N型表面沟道MOS晶体管上，和具有在最高费米能级和最低费米能级之间的中间费米能级的，并用N型杂质和P型杂质掺杂的第二N型多晶硅在P沟道MOS晶体管上。
-
-
-
-
-
-
Search Results
7
records
(took 0.042 seconds)
