公开(公告)号：CN106531676A

公开(公告)日：2017-03-22

申请号：CN201610066391.6

申请日：2016-01-29

Applicant: 株式会社东芝

Inventor： 松田拓也 ,  矢部一生 ,  寺田贵洋 ,  守屋展行 ,  羽生秀则

IPC: H01L21/683 ,  H01L21/67

CPC classification number: C23C16/46 ,  C23C16/4584 ,  C30B25/12 ,  C30B29/403 ,  H01L21/67109 ,  H01L21/67248 ,  H01L21/68735 ,  H01L21/68764 ,  H01L21/68771 ,  H01L21/683 ,  H01L21/67011

Abstract: 本发明涉及一种晶片架及半导体制造装置。本实施方式的晶片架具备晶片支撑部。晶片支撑部设置在晶片的搭载区域的端部。第1部分设置在比晶片支撑部更靠搭载区域的中心部侧。以搭载区域外侧的晶片架的表面为基准，第1部分的第1深度比晶片支撑部的第2深度及位于比第1部分更靠搭载区域的中心部侧的第3部分的第3深度深。第2部分设置在比晶片支撑部更靠搭载区域的中心部侧。以搭载区域外侧的晶片架的表面为基准，第2部分的第4深度比第2及第3深度浅且比第1深度浅。