公开(公告)号：CN110277448A

公开(公告)日：2019-09-24

申请号：CN201810946471.X

申请日：2018-08-20

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 西胁达也 ,  大麻浩平 ,  松叶博 ,  相田喜久夫 ,  洪洪

IPC: H01L29/78 ,  H01L29/40 ,  H01L21/336

Abstract: 实施方式提供一种抑制了在恢复动作时产生破坏的半导体装置。实施方式的半导体装置具备：第1导电型的第1半导体区域；第2导电型的基底区域，形成在上述第1半导体区域之上；多个栅极电极，贯通上述基底区域而到达上述第1半导体区域；多个栅极绝缘膜，形成于上述多个栅极电极的每个栅极电极的周围；第1区域，是处于上述多个栅极绝缘膜之间的多个区域中的形成有第1导电型的源极区域的区域；第2区域，在上述多个区域中，位于上述第1区域的末端区域，未形成有上述源极区域；第1宽度的第1接触部，形成于上述第1区域，将上述基底区域与源极电极电连接；以及比上述第1宽度宽的第2宽度的第2接触部，形成于上述第2区域，将上述基底区域与上述源极电极电连接。

公开(公告)号：CN110277448B

公开(公告)日：2022-07-26

申请号：CN201810946471.X

申请日：2018-08-20

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 西胁达也 ,  大麻浩平 ,  松叶博 ,  相田喜久夫 ,  洪洪

IPC: H01L29/78 ,  H01L29/40 ,  H01L21/336

Abstract: 实施方式提供一种抑制了在恢复动作时产生破坏的半导体装置。实施方式的半导体装置具备：第1导电型的第1半导体区域；第2导电型的基底区域，形成在上述第1半导体区域之上；多个栅极电极，贯通上述基底区域而到达上述第1半导体区域；多个栅极绝缘膜，形成于上述多个栅极电极的每个栅极电极的周围；第1区域，是处于上述多个栅极绝缘膜之间的多个区域中的形成有第1导电型的源极区域的区域；第2区域，在上述多个区域中，位于上述第1区域的末端区域，未形成有上述源极区域；第1宽度的第1接触部，形成于上述第1区域，将上述基底区域与源极电极电连接；以及比上述第1宽度宽的第2宽度的第2接触部，形成于上述第2区域，将上述基底区域与上述源极电极电连接。

公开(公告)号：CN109509785B

公开(公告)日：2022-06-28

申请号：CN201810052145.4

申请日：2018-01-19

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 西胁达也 ,  一关健太郎 ,  相田喜久夫 ,  大麻浩平 ,  洪洪 ,  松叶博

IPC: H01L29/40 ,  H01L29/739 ,  H01L29/78

Abstract: 本发明的实施方式提供能够提高具有沟槽场板构造的纵型晶体管的耐压的半导体装置。实施方式的半导体装置具备：具有第1面和第2面的半导体层；第1电极；第2电极；在第1方向上延伸的多个第1沟槽；包围多个第1沟槽的第2沟槽；设置在第1沟槽中的栅极电极及第1场板电极；第1绝缘层，具有设置在第1沟槽中并具有第1膜厚的第1部分、具有比第1膜厚厚的第2膜厚的第2部分、和具有比第2膜厚厚的第3膜厚的第3部分；设置在第2沟槽中的第2场板电极；设置在第2沟槽中的第2绝缘层；设置在半导体层中的第1导电型的第1半导体区域、第2导电型的第2半导体区域、以及第2导电型的第3半导体区域。

公开(公告)号：CN115101597A

公开(公告)日：2022-09-23

申请号：CN202210727614.4

申请日：2018-08-20

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 西胁达也 ,  大麻浩平 ,  松叶博 ,  相田喜久夫 ,  洪洪

IPC: H01L29/78 ,  H01L29/40 ,  H01L21/336

Abstract: 一种抑制了在恢复动作时产生破坏的半导体装置。半导体装置具备：第1导电型的第1半导体区域；第2导电型的基底区域，形成在上述第1半导体区域之上；多个栅极电极，贯通上述基底区域而到达上述第1半导体区域；多个栅极绝缘膜，形成于上述多个栅极电极的每个栅极电极的周围；第1区域，是处于上述多个栅极绝缘膜之间的多个区域中的形成有第1导电型的源极区域的区域；第2区域，在上述多个区域中，位于上述第1区域的末端区域，未形成有上述源极区域；第1宽度的第1接触部，形成于上述第1区域，将上述基底区域与源极电极电连接；以及比上述第1宽度宽的第2宽度的第2接触部，形成于上述第2区域，将上述基底区域与上述源极电极电连接。

公开(公告)号：CN109509785A

公开(公告)日：2019-03-22

申请号：CN201810052145.4

申请日：2018-01-19

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 西胁达也 ,  一关健太郎 ,  相田喜久夫 ,  大麻浩平 ,  洪洪 ,  松叶博

IPC: H01L29/40 ,  H01L29/739 ,  H01L29/78

Abstract: 本发明的实施方式提供能够提高具有沟槽场板构造的纵型晶体管的耐压的半导体装置。实施方式的半导体装置具备：具有第1面和第2面的半导体层；第1电极；第2电极；在第1方向上延伸的多个第1沟槽；包围多个第1沟槽的第2沟槽；设置在第1沟槽中的栅极电极及第1场板电极；第1绝缘层，具有设置在第1沟槽中并具有第1膜厚的第1部分、具有比第1膜厚厚的第2膜厚的第2部分、和具有比第2膜厚厚的第3膜厚的第3部分；设置在第2沟槽中的第2场板电极；设置在第2沟槽中的第2绝缘层；设置在半导体层中的第1导电型的第1半导体区域、第2导电型的第2半导体区域、以及第2导电型的第3半导体区域。

公开(公告)号：CN105088168A

公开(公告)日：2015-11-25

申请号：CN201510264523.1

申请日：2015-05-22

Applicant: 株式会社东芝

Inventor： 松田拓也 ,  寺田贵洋 ,  新村忠 ,  松叶博 ,  小林浩秋 ,  守屋展行

IPC: C23C14/50 ,  C23C16/458

CPC classification number: H01L21/67103 ,  C23C16/455 ,  C23C16/458 ,  C23C16/4584 ,  C23C16/46 ,  H01L21/67109 ,  H01L21/67326 ,  H01L21/68721 ,  H01L21/68735 ,  H01L21/68764 ,  H01L21/68771

Abstract: 根据一个实施例，一种晶片保持装置包括热接收部分，加热部分和接触部分。热接收部分接收来自热源的热。加热部分使用由热接收部分接收的热加热晶片。接触部分与晶片的外边缘接触。传热抑制部分至少设置用于接触部分，或者在热接收部分和接触部分之间，或者在加热部分和接触部分之间。