公开(公告)号：CN104425405A

公开(公告)日：2015-03-18

申请号：CN201410069639.5

申请日：2014-02-28

Applicant: 株式会社东芝

Inventor： 田村幸治 ,  佐藤信幸 ,  新谷修央 ,  小泽慎也 ,  松冈长 ,  奥村秀树

IPC: H01L23/367 ,  H01L23/488 ,  H01L21/48

CPC classification number: H01L21/565 ,  H01L21/561 ,  H01L23/3107 ,  H01L23/4334 ,  H01L24/35 ,  H01L24/37 ,  H01L24/40 ,  H01L24/77 ,  H01L2224/371 ,  H01L2224/40245 ,  H01L2224/83801 ,  H01L2224/84801 ,  H01L2924/181 ,  Y10T29/53174 ,  H01L2924/00012 ,  H01L2924/00014

Abstract: 根据一个实施方式，提供一种散热连接体，搭载于半导体芯片上并且与所述半导体芯片以及引线框一起被模树脂密封，具有：散热部，具有块形状，并且从所述模树脂露出其上表面；以及连接部，从所述散热部的第1侧面延伸，并且将在所述半导体芯片上设置的电极和所述引线框电连接。进而，所述散热部以及所述连接部通过同一金属板一体地构成。

公开(公告)号：CN103022130A

公开(公告)日：2013-04-03

申请号：CN201210315126.9

申请日：2012-08-30

Applicant: 株式会社东芝

Inventor： 松冈长 ,  一关健太郎 ,  早瀬茂昭 ,  佐藤信幸

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/7813 ,  H01L29/0615 ,  H01L29/0878 ,  H01L29/407 ,  H01L29/7811

Abstract: 提供一种半导体装置，能提高耐压并降低导通电阻。一个实施方式的半导体装置具备第1区域和第2区域。第1区域具备：MOSFET的漏电极；半导体基板，具有第1杂质浓度；第1半导体层，具有比第1杂质浓度小的第2杂质浓度；第2半导体层，形成于第1半导体层的表面，具有比第1杂质浓度小且比第2杂质浓度大的第3杂质浓度；多个第1沟槽；第3半导体层，与第1沟槽邻接；第4半导体层，与第1沟槽邻接；栅电极层，作为MOSFET的栅电极发挥功能；和MOSFET的源电极，与第4半导体层相接。第2区域具备：半导体基板；第1半导体层，具有第2杂质浓度；第1绝缘层，形成于第1半导体层的上表面；和源电极，形成于第1绝缘层的上表面。

公开(公告)号：CN112447627A

公开(公告)日：2021-03-05

申请号：CN202010126783.3

申请日：2020-02-28

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 新田峻介 ,  松冈长 ,  大田浩史

IPC: H01L23/367 ,  H01L29/06 ,  H01L29/08 ,  H01L29/78

Abstract: 实施方式提供能够扩大地设定安全动作区域的半导体装置。实施方式的半导体装置具备包含第一导电型的第一半导体层的半导体部、设于半导体部的表面上的电极、以及设于半导体部与电极之间的控制电极。半导体部还包含设于第一半导体层与第二电极之间的第二导电型的第二半导体层和选择性地设于第二半导体层与第二电极之间的第一导电型的第三半导体层。半导体部包含位于第二电极的中央部之下的第一区域和位于中央部的外侧的外周部之下的第二区域。第二半导体层包含在第一区域中与控制电极面对的第一部分、以及在第二区域中与控制电极面对的第二部分，第一部分中的第二导电型杂质的浓度比第二区域中的第二导电型杂质的浓度低。

公开(公告)号：CN108461546B

公开(公告)日：2024-03-12

申请号：CN201710700472.1

申请日：2017-08-16

Applicant: 株式会社东芝

Inventor： 新田峻介 ,  松冈长 ,  加藤俊亮 ,  新井雅俊 ,  小泽慎也 ,  田中文悟

IPC: H01L29/78 ,  H01L29/423

Abstract: 本发明一般涉及半导体装置。目的在于提供耐压更高的半导体装置。实施方式所涉及的半导体装置具备半导体层、第一电极以及第一绝缘膜。所述第一电极设置在所述半导体层内，在第一方向上延伸。所述第一绝缘膜设置在所述半导体层与所述第一电极之间，从所述第一电极朝向所述半导体层的方向上的厚度随着向所述第一方向而阶段性地变厚。所述第一绝缘膜具有相互不同的3个以上的厚度。

公开(公告)号：CN108461546A

公开(公告)日：2018-08-28

申请号：CN201710700472.1

申请日：2017-08-16

Applicant: 株式会社东芝

Inventor： 新田峻介 ,  松冈长 ,  加藤俊亮 ,  新井雅俊 ,  小泽慎也 ,  田中文悟

IPC: H01L29/78 ,  H01L29/423

CPC classification number: H01L29/0623 ,  H01L23/528 ,  H01L23/53261 ,  H01L29/402 ,  H01L29/7813

Abstract: 本发明一般涉及半导体装置。目的在于提供耐压更高的半导体装置。实施方式所涉及的半导体装置具备半导体层、第一电极以及第一绝缘膜。所述第一电极设置在所述半导体层内，在第一方向上延伸。所述第一绝缘膜设置在所述半导体层与所述第一电极之间，从所述第一电极朝向所述半导体层的方向上的厚度随着向所述第一方向而阶段性地变厚。所述第一绝缘膜具有相互不同的3个以上的厚度。

公开(公告)号：CN204011406U

公开(公告)日：2014-12-10

申请号：CN201420091111.3

申请日：2014-02-28

Applicant: 株式会社东芝

Inventor： 田村幸治 ,  佐藤信幸 ,  新谷修央 ,  小沢慎也 ,  松冈长 ,  奥村秀樹

IPC: H01L23/492 ,  H01L23/31

Abstract: 本公开涉及半导体装置和搭载了半导体装置以及电子部件的应用板。本公开的一个实施方式解决的问题是抑制半导体元件的劣化。根据一个实施方式，半导体装置具备具有岛部、和与所述岛部相隔开的端子部的引线框。进而，所述装置具备搭载于所述岛部并且具有电极的半导体芯片。进而，所述装置具备形成于所述半导体芯片上并且具有使所述电极的至少一部分露出的开口部的绝缘膜。进而，所述装置具备覆盖通过所述开口部而露出的所述电极并且将所述电极和所述端子部电连接的板状连接器。根据本公开的一个实施方式的用途在于，提供一种能够抑制半导体元件的劣化的半导体装置以及搭载了半导体装置的应用板。