-
公开(公告)号：CN101542740B
公开(公告)日：2011-01-12
申请号：CN200880000617.6
申请日：2008-02-12
Applicant: 松下电器产业株式会社
IPC: H01L29/78 , H01L21/28 , H01L21/336 , H01L29/12 , H01L29/423 , H01L29/49
CPC classification number: H01L29/7802 , H01L21/0485 , H01L21/049 , H01L29/1608 , H01L29/45 , H01L29/4975 , H01L29/66068
Abstract: 本发明提供一种半导体装置，其具备：具有碳化硅层(2)的碳化硅半导体衬底(1)、设置于碳化硅层(2)的高浓度杂质区域(4)、与高浓度杂质区域(4)电连接的欧姆电极(9)、与高浓度杂质区域电连接的沟道区域、设置于沟道区域上的栅极绝缘层(14)、设置于栅极绝缘层(14)上的栅电极(7)，欧姆电极(9)包含钛、硅及碳的合金，栅电极(7)包含钛硅化物。
-
公开(公告)号：CN1498424A
公开(公告)日：2004-05-19
申请号：CN03800148.9
申请日：2003-02-14
Applicant: 松下电器产业株式会社
IPC: H01L27/108 , H01L21/8242 , H01L27/10
CPC classification number: H01L27/10852 , H01L27/0207 , H01L27/105 , H01L27/10894 , H01L27/10897
Abstract: 本发明提供一种以简易工序可实现希望电容的DRAM的半导体器件及其制造方法。在存储器区域设有存储单元晶体管和平板型电容器，在逻辑电路区域设有CMOS的各晶体管。平板型电容器的电容绝缘膜(15)及板形电极(16b)遍及和浅沟渠分离(12a)共有的沟渠设置，用电容绝缘膜(15)及板形电极(16b)填于沟渠上部。为储存节点的n型扩散层(19)的端部沿着沟渠上部的侧面形成到和浅沟渠分离(12a)重叠的区域。不增加衬底面积而使起作用作为电容器的部分的面积增大。
-
公开(公告)号：CN1096135A
公开(公告)日：1994-12-07
申请号：CN94102229.3
申请日：1994-03-03
Applicant: 松下电器产业株式会社
IPC: H01L27/108 , H01L27/11 , H01L27/10 , H01L21/82 , G11C11/34
CPC classification number: H01L27/108 , H01L27/105
Abstract: 在本发明的半导体器件中，把由绝缘部分隔开的集成电路外围部分限定为虚拟单元区，其中心部分限定为有源单元区。在有源单元区形成DRAM、SRAM、EEPROM、掩模ROM等存储单元。在集成电路区设置多个由隔离区限定的单元形成区，其内设置具有场效应管的各有源单元和有一不起半导体元件作用的元件的虚拟单元。该元件至少包括栅极和至少从与场效应半导体元件相同的结构中除去一个PN结。全部虚拟单元均可无PN结。
-
公开(公告)号：CN1300850C
公开(公告)日：2007-02-14
申请号：CN200410031536.6
申请日：2004-03-23
Applicant: 松下电器产业株式会社
CPC classification number: H01L28/60 , H01L21/76838 , H01L21/76895 , H01L23/5223 , H01L23/5228 , H01L27/0805 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种半导体器件及其制造方法，能够用较少的工序形成MIM型电容元件，同时提供一种具有电阻值的偏差或者寄生电阻较少的电阻体。半导体器件，包括：在形成在衬底上的绝缘膜(2)上按从下往上的顺序叠层起来的阻挡金属膜(6)及由AlCu膜(8)及TiN膜(9)形成的布线(10b、10c)，以及包括由阻挡金属膜(6)形成的电容器下方电极、由形成在电容器下方电极上的SiO2膜(7)形成的电容器绝缘膜、由形成在SiO2膜(7)上的AlCu膜(8)及TiN膜(9)形成的电容器上方电极的电容元件(10a)。
-
公开(公告)号：CN1263143C
公开(公告)日：2006-07-05
申请号：CN03800148.9
申请日：2003-02-14
Applicant: 松下电器产业株式会社
IPC: H01L27/108 , H01L21/8242 , H01L27/10
CPC classification number: H01L27/10852 , H01L27/0207 , H01L27/105 , H01L27/10894 , H01L27/10897
Abstract: 本发明提供一种以简易工序可实现希望电容的DRAM的半导体器件及其制造方法。在存储器区域设有存储单元晶体管和平板型电容器，在逻辑电路区域设有CMOS的各晶体管。平板型电容器的电容绝缘膜(15)及板形电极(16b)遍及和浅沟渠分离(12a)共有的沟渠设置，用电容绝缘膜(15)及板形电极(16b)填于沟渠上部。为储存节点的n型扩散层(19)的端部沿着沟渠上部的侧面形成到和浅沟渠分离(12a)重叠的区域。不增加衬底面积而使起作用作为电容器的部分的面积增大。
-
Patent Agency Ranking
公开(公告)号：CN1360734A
公开(公告)日：2002-07-24
申请号：CN00807405.4
申请日：2000-10-03
Applicant: 松下电器产业株式会社
IPC: H01L21/28 , H01L21/288 , H01L21/44 , H01L21/445 , H01L29/40 , H01L29/43 , H01L29/47 , H01L29/872
CPC classification number: H01L21/26506 , H01L21/28518 , H01L29/665 , H01L29/6659 , H01L29/7833 , Y10S148/019 , Y10S148/046
Abstract: 一种半导体装置的制造方法,在半导体层表面附近的区域分布非金属元素后,在半导体层上沉积金属膜。然后,对金属膜实施热处理使构成半导体层的元素和构成金属膜的金属反应,以在半导体层的表面外延生长半导体金属层间化合物层。
-
公开(公告)号：CN1601735B
公开(公告)日：2010-06-23
申请号：CN200410082604.1
申请日：2004-09-21
Applicant: 松下电器产业株式会社
CPC classification number: H01L24/05 , H01L23/5226 , H01L23/53228 , H01L24/03 , H01L2224/02166 , H01L2224/05093 , H01L2224/05096 , H01L2224/05556 , H01L2224/05558 , H01L2224/05624 , H01L2224/05647 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01014 , H01L2924/01029 , H01L2924/01033 , H01L2924/01045 , H01L2924/01074 , H01L2924/01082 , H01L2924/00014
Abstract: 本发明公开了一种半导体器件及其制造方法。本发明的目的在于：提供一种防止在半导体工序中的接合或者检查时的探测时，由于施加在衬垫电极上的应力而在衬垫电极的下层的绝缘膜产生裂纹的半导体器件。半导体器件，包括：在形成在硅衬底101上的绝缘膜(113)上形成的第1衬垫(116)、在第1衬垫(116)上形成的绝缘膜(117)、在绝缘膜(117)上形成的第2衬垫(121)、以及在第1衬垫(116)和第2衬垫(121)之间的绝缘膜(117)中形成的网状连接孔(119)。网状连接孔(119)为一个连续的结构体。
-
公开(公告)号：CN101542740A
公开(公告)日：2009-09-23
申请号：CN200880000617.6
申请日：2008-02-12
Applicant: 松下电器产业株式会社
IPC: H01L29/78 , H01L21/28 , H01L21/336 , H01L29/12 , H01L29/423 , H01L29/49
CPC classification number: H01L29/7802 , H01L21/0485 , H01L21/049 , H01L29/1608 , H01L29/45 , H01L29/4975 , H01L29/66068
Abstract: 本发明提供一种半导体装置，其具备：具有碳化硅层(2)的碳化硅半导体衬底(1)、设置于碳化硅层(2)的高浓度杂质区域(4)、与高浓度杂质区域(4)电连接的欧姆电极(9)、与高浓度杂质区域电连接的沟道区域、设置于沟道区域上的栅极绝缘层(14)、设置于栅极绝缘层(14)上的栅电极(7)，欧姆电极(9)包含钛、硅及碳的合金，栅电极(7)包含钛硅化物。
-
公开(公告)号：CN1605936A
公开(公告)日：2005-04-13
申请号：CN200410084972.X
申请日：2004-10-08
Applicant: 松下电器产业株式会社
CPC classification number: G03F1/36
Abstract: 本发明公开了一种光掩模、及图案形成方法。本发明的目的在于：提供一种光掩模，该光掩模能够形成较好再现的相互交叉或者合流的多个狭缝图案。光掩模，在透过性衬底上，包括：彼此间隔相同分开设置的3个以上的叠片状第1遮光部分110a、与第1遮光部分110a邻接形成的第3遮光部分110c、以及被第1遮光部分110a和第3遮光部分110c包围形成的狭缝状第1透光部分。第3遮光部分110c，以包含距3个以上的所述第1遮光部分110a的距离相同的点的形式形成。通过使用本光掩模，能够用同一个工序形成连接孔图案、和蜂窝状连接孔图案。
-
公开(公告)号：CN1542968A
公开(公告)日：2004-11-03
申请号：CN200410031536.6
申请日：2004-03-23
Applicant: 松下电器产业株式会社
CPC classification number: H01L28/60 , H01L21/76838 , H01L21/76895 , H01L23/5223 , H01L23/5228 , H01L27/0805 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种半导体器件及其制造方法，能够用较少的工序形成MIM型电容元件，同时提供一种具有电阻值的偏差或者寄生电阻较少的电阻体。半导体器件，包括：在形成在衬底上的绝缘膜2上按从下往上的顺序叠层起来的阻挡金属膜6及由AlCu膜8及TiN膜9形成的布线10b、10c，以及包括由阻挡金属膜6形成的电容器下方电极、由形成在电容器下方电极上的SiO2膜7形成的电容器绝缘膜、由形成在SiO2膜7上的AlCu膜8及TiN膜9形成的电容器上方电极的电容元件10a。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.043 seconds)
