-
公开(公告)号：CN102293065A
公开(公告)日：2011-12-21
申请号：CN201080005411.X
申请日：2010-01-25
Applicant: 松下电器产业株式会社
IPC: H05H1/46 , H01L21/304 , H01L21/3065 , H05H1/00
CPC classification number: H01J37/32935
Abstract: 一种等离子体处理装置，能够获得对确定在等离子体处理期间的异常放电的原因有用的数据。该等离子体处理装置在处理腔(3a)中持有基板(9)以使其经历等离子体处理。该等离子体处理装置被提供有：放电检测传感器(23)，检测处理腔(3a)内部的异常放电；以及照相机(26)，通过窗口部分(2a)拍摄处理腔(3a)内部的图像并输出运动图像数据。当检测到异常放电时，等离子体处理装置存储与提取目标时间段对应的运动图像数据作为历史数据，该提取目标时间段被设置为包括从异常放电的时间点往前一精确预定时间的在先时间点和异常放电的检测时间点，所述在先时间点例如是等离子体产生时间点或开始加载基板(9)的时间点。因此，可以获得对确定在等离子体处理期间的异常放电的原因有用的数据。
-
公开(公告)号：CN102293064A
公开(公告)日：2011-12-21
申请号：CN201080005409.2
申请日：2010-01-25
Applicant: 松下电器产业株式会社
IPC: H05H1/46 , G05B19/418 , H01L21/304 , H05H1/00
CPC classification number: H01J37/32935 , Y02P90/22
Abstract: 一种等离子体处理装置，能够获得对确定在等离子体处理期间的异常放电的原因有用的数据并能够确保可追溯性。该等离子体处理装置在处理腔(3a)中持有基板(9)以使其经历等离子体处理。该等离子体处理装置被提供有：放电检测传感器(23)，检测处理腔(3a)内部的异常放电；以及照相机(26)，通过窗口部分(2a)拍摄处理腔(3a)内部的图像并输出运动图像数据。当已检测到异常放电时，等离子体处理装置存储与一时间段对应的运动图像数据，该时间段包括检测到异常放电的时间，并且当未检测到异常放电时，等离子体处理装置存储示出正常放电状态的运动图像或静止图像的数据作为示出已执行等离子体处理的正常历史图像数据。因此，可以获得对确定等离子体处理中的异常放电的原因有用的数据并确保可追溯性。
-
公开(公告)号：CN101151703B
公开(公告)日：2010-11-10
申请号：CN200680010657.X
申请日：2006-04-04
Applicant: 松下电器产业株式会社
IPC: H01J37/32
CPC classification number: H01J37/32532 , H01J37/3244 , H01J37/32449
Abstract: 等离子体处理设备包括：作为下电极(3)的台(31)；作为下电极的对电极的上电极(4)；以及其中放置了下电极和上电极的处理腔室(2)。所述设备向位于下电极和上电极之间的等离子体发生空间(A)提供气体，以产生等离子体，使得处理对象(W)受到等离子处理。在所述设备中，上电极由以下部分构成：本体部分(41)，具有供气端口(T)；透气多孔盘(43)，位于本体部分(41)的下侧上，以便封闭供气端口(T)；以及支架构件(41)，用于支撑多孔盘的外部边缘部分。用于吸收由于在等离子体处理中的热膨胀导致的应力的狭缝(S)以一定间距形成于多孔盘的外部边缘部分中。
-
公开(公告)号：CN100517645C
公开(公告)日：2009-07-22
申请号：CN200680003081.4
申请日：2006-01-23
Applicant: 松下电器产业株式会社
Inventor： 有田洁
IPC: H01L21/78 , H01L21/68 , H01L21/3065
CPC classification number: H01L21/3065 , H01J37/32082 , H01L21/308 , H01L21/67069 , H01L21/6835 , H01L21/6836 , H01L21/78 , H01L2221/68327 , H01L2221/6834 , H01L2221/68359 , H01L2924/30105
Abstract: 对半导体晶片的第二表面上进行等离子体蚀刻，所述半导体晶片具有第一表面和第二表面，第一表面上的分割区域布置有绝缘膜，第二表面上布置有限定所述分割区域的掩模，第二表面与第一表面相对设置，通过去除与分割区域对应的部分从蚀刻的底部露出所述绝缘膜。此后，在因等离子体中的离子而用电荷对露出的绝缘膜表面充电的状态中连续地进行等离子体蚀刻，去除器件形成区域中与绝缘膜接触的角部。由此制造具有高抗破碎强度的、单个半导体芯片。
-
公开(公告)号：CN100383951C
公开(公告)日：2008-04-23
申请号：CN200480020648.X
申请日：2004-07-22
Applicant: 松下电器产业株式会社
IPC: H01L21/68
Abstract: 对晶片的与电路形成表面相对的表面进行蚀刻加工的等离子加工设备，包括环形的陶瓷绝缘薄膜(26，27)，该陶瓷绝缘薄膜与大晶片(6A)或小晶片(6B)的外边缘相谐调地位于电极元件(3)的安装面(3b)上。当采用大晶片时，附接环元件(29)。当采用小晶片时，安装阻挡元件(9)以遮蔽沉积在安装面(3b)上的绝缘薄膜之间的间隙，并覆盖吸入孔(3c)。此外，附接盖元件(25)以从顶部覆盖阻挡元件。以该布置，可以用同一电极元件对不同尺寸的晶片进行等离子加工。
-
Patent Agency Ranking
公开(公告)号：CN101040376A
公开(公告)日：2007-09-19
申请号：CN200580034781.5
申请日：2005-12-21
Applicant: 松下电器产业株式会社
IPC: H01L21/78 , H01L23/544 , H01L21/68
CPC classification number: H01L21/6835 , H01L21/78 , H01L22/32
Abstract: 在包括如下步骤的过程中，执行半导体芯片制造过程：保护片粘贴过程，用于将保护片粘贴到半导体晶片的第一表面上，以使所述片与TEG接触；掩膜放置过程，用于在与所述晶片的第一表面相对的第二表面上放置掩膜；等离子体蚀刻过程，用于执行蚀刻，从第二表面去除与划分区相对应的部分，并将器件形成区划分成单个的半导体芯片；以及TEG去除过程，用于通过剥离保护片，与保护片一并地去除残留在划分区中和贴在保护片上的TEG剩余部分。
-
公开(公告)号：CN101978478B
公开(公告)日：2012-06-20
申请号：CN200980110019.9
申请日：2009-03-24
Applicant: 松下电器产业株式会社
IPC: H01L21/3065 , H01L21/301 , H01L21/52
CPC classification number: H01L21/3086 , H01L21/0273 , H01L21/78 , H01L2224/83191
Abstract: 采用如下的方法，即、在将半导体晶片由采用等离子处理的蚀刻分割为单片的半导体芯片的等离子切割的掩模形成中，在作为背面的蚀刻对象的区域印刷防液性液体形成由防液膜构成的防液图案，向形成该防液图案的背面供给液状的树脂，在防液膜不存在的区域形成膜厚比该防液膜的厚度更厚的树脂膜，另外，使该树脂膜固化，形成覆盖除了在蚀刻中除去的区域以外的掩模。由此，可以不使用光刻法等高成本的方法而能以低成本形成用于蚀刻的掩模。
-
公开(公告)号：CN101542714B
公开(公告)日：2011-01-26
申请号：CN200880000058.9
申请日：2008-02-07
Applicant: 松下电器产业株式会社
IPC: H01L21/78
CPC classification number: H01L21/78 , H01L21/6836 , H01L2221/68327 , H01L2221/68377 , H01L2221/68381
Abstract: 在本发明方法中，半导体晶片(1)包含在多个芯片区域内形成的集成电路(3)以及在划线(2a)内形成的测试图案(4)，半导体晶片(1)通过等离子体蚀刻工艺被划分从而制造单独的半导体芯片，在半导体晶片(1)中，在等离子体蚀刻工艺中构成掩模的保护座(5)附着在半导体晶片(1)的正面(1a)，正面(1a)上已经形成有集成电路(3)；由于激光(9a)沿着划线(2a)照射，仅预定宽度的保护座(5)被除去以形成具有等离子体分割用开口部(5b)的掩模；且此外，测试图案(4)连同半导体晶片(1)的正面层通过激光(9a)被除去。结果，测试图案(4)可以通过简单步骤以更高效率除去，同时通用特性得以保证。
-
公开(公告)号：CN101542714A
公开(公告)日：2009-09-23
申请号：CN200880000058.9
申请日：2008-02-07
Applicant: 松下电器产业株式会社
IPC: H01L21/78
CPC classification number: H01L21/78 , H01L21/6836 , H01L2221/68327 , H01L2221/68377 , H01L2221/68381
Abstract: 在本发明的方法中，半导体晶片(1)包含在多个芯片区域内形成的集成电路(3)以及在划线(2a)内形成的测试图案(4)，半导体晶片(1)通过等离子体蚀刻工艺被划分从而制造单独的半导体芯片，在半导体晶片(1)中，在等离子体蚀刻工艺中构成掩模的保护座(5)附着在半导体晶片(1)的正面(1a)，正面(1a)上已经形成有集成电路(3)；由于激光(9a)沿着划线(2a)照射，仅预定宽度的保护座(5)被除去以形成具有等离子体分割用开口部(5b)的掩模；且此外，测试图案(4)连同半导体晶片(1)的正面层通过激光(9a)被除去。结果，测试图案(4)可以通过简单步骤以更高效率除去，同时通用特性得以保证。
-
公开(公告)号：CN100505211C
公开(公告)日：2009-06-24
申请号：CN200680002082.7
申请日：2006-01-10
Applicant: 松下电器产业株式会社
IPC: H01L21/78 , H01L21/68 , H01L23/544
CPC classification number: H01L21/6835 , H01L21/78 , H01L22/34 , H01L2221/6834 , H01L2221/68354 , H01L2924/0002 , H01L2924/00
Abstract: 在具有布置在多个器件形成区中的半导体器件、以及放置在限定了器件形成区的划分区中的TEG的半导体晶片中，将TEG放置部分布置在部分地沿宽度延伸的划分区中，并且将TEG放置在TEG放置部分中。并且，将保护薄片粘到半导体晶片上，然后执行等离子体刻蚀，并且通过对保护薄片进行剥离将保持处于划分区、并且粘到保护薄片上的状态的TEG和保护薄片一起去除，从而将器件形成区划分为单片，并且制造出半导体芯片。
-
-
-
-
-
-
-
-
-
Search Results
52
records
(took 0.035 seconds)
