-
公开(公告)号：CN102354529B
公开(公告)日：2014-03-26
申请号：CN201110219399.9
申请日：2007-03-01
Applicant: 松下电器产业株式会社
CPC classification number: G11C7/12 , G11C5/148 , G11C7/20 , G11C7/22 , G11C7/222 , G11C11/5685 , G11C13/0007 , G11C13/0026 , G11C13/0038 , G11C2207/2227 , G11C2213/31 , G11C2213/79
Abstract: 本发明提供一种半导体存储器件。在具有电阻变化型存储元件的半导体存储器件中，不需要负电位发生电路，并且缩短数据读出时间。在准备时，电阻变化型存储元件(403)的两端、即位线(BL)和源极线(SL)由位线和源极线的各预充电电路(402)设定为预充电电位Vp。在置位时，位线(BL)由位线写入偏置发生电路(401)设置为比上述预充电电位Vp高的设定电位Vd，源极线(SL)由源极线写入偏置发生电路接地。在复位时，与置位时相反，位线(BL)接地，源极线(SL)被设定为设定电压Vd。在数据读出时，例如将位线(BL)保持为上述预充电电位Vp，由读出偏置电路(405)将源极线(SL)接地。
-
公开(公告)号：CN101207277A
公开(公告)日：2008-06-25
申请号：CN200710167218.6
申请日：2007-11-01
Applicant: 松下电器产业株式会社
IPC: H02H7/20
CPC classification number: G11C17/18 , H01L24/05 , H01L27/0629 , H01L2224/48091 , H01L2924/13091 , H01L2924/14 , H01L2924/00014 , H01L2924/00
Abstract: 本发明公开了电子保险丝电路。目的在于：在系统大规模集成电路中，当接通·断开电源时，保险丝元件不会被误程序化。用AND电路(13)来控制串联连接到保险丝元件(11)的金属氧化物半导体晶体管(12)的栅极，将该AND电路(13)的一个输入下拉到接地，该AND电路(13)与连接在保险丝元件(11)的电源相同的电源相连接。
-
公开(公告)号：CN1941579B
公开(公告)日：2012-05-09
申请号：CN200610154013.X
申请日：2006-09-19
Applicant: 松下电器产业株式会社
CPC classification number: H02M3/07
Abstract: 一种升压电路，各级由MOS晶体管(M04、M14、M24、M34)和一端与所述MOS晶体管的漏极或源极中的一方连接的电容器(C14、C24a、C24b、C34a、C34b、C34c)构成；所述MOS晶体管纵列连接后，从而将各级连接；各级中的所述MOS晶体管的栅极和漏极或源极中的一个互相电连接的同时，至少一组相邻的MOS晶体管的基板，与其中的一个漏极或源极中的一个互相电连接。能够抑制反偏置效应，缩小布局面积。另外，用多个串联的电容器构成后级的升压电容器后，能够抑制各电容器的耐压劣化。提供实现小面积化的布局的、可以混载到标准CMOS工艺的LSI中的升压电路。
-
公开(公告)号：CN101030448B
公开(公告)日：2011-09-07
申请号：CN200710086119.5
申请日：2007-03-01
Applicant: 松下电器产业株式会社
CPC classification number: G11C7/12 , G11C5/148 , G11C7/20 , G11C7/22 , G11C7/222 , G11C11/5685 , G11C13/0007 , G11C13/0026 , G11C13/0038 , G11C2207/2227 , G11C2213/31 , G11C2213/79
Abstract: 提供一种半导体存储器件和半导体集成电路系统。在具有电阻变化型存储元件的半导体存储器件中，不需要负电位发生电路，并且缩短数据读出时间。在准备时，电阻变化型存储元件(403)的两端、即位线(BL)和源极线(SL)由位线和源极线的各预充电电路(402)设定为预充电电位Vp。在置位时，位线(BL)由位线写入偏置发生电路(401)设置为比上述预充电电位Vp高的设定电位Vd，源极线(SL)由源极线写入偏置发生电路接地。在复位时，与置位时相反，位线(BL)接地，源极线(SL)被设定为设定电压Vd。在数据读出时，例如将位线(BL)保持为上述预充电电位Vp，由读出偏置电路(405)将源极线(SL)接地。
-
公开(公告)号：CN101252019A
公开(公告)日：2008-08-27
申请号：CN200810004810.9
申请日：2008-02-02
Applicant: 松下电器产业株式会社
IPC: G11C16/04 , G11C16/06 , G11C16/08 , H01L27/115 , G11C16/26
CPC classification number: G11C16/0441 , G11C16/10 , H01L27/115 , H01L27/11521 , H01L27/11558
Abstract: 本发明提供一种可按标准CMOS工艺制造的非易失性半导体存储器件，提供一种节省存储单元面积的技术。在通过在浮置栅上蓄积电荷而存储数据的非易失性半导体存储器件中，按阵列状排列包含作为读出器件的第一MOS晶体管(38、39)、由作为电容耦合器件的第一电容器(47、48)和作为擦除器件的第二电容器(49、50)构成的位单元(62、63)、以及具有第二MOS晶体管(28、29)和第三MOS晶体管(34、35)的译码器件(61)的存储单元(60)。能使可进行每个位的选择擦除的非易失性存储器阵列化，从而可以大幅度地缩小磁心面积。
-
Patent Agency Ranking
公开(公告)号：CN101499321A
公开(公告)日：2009-08-05
申请号：CN200910003669.5
申请日：2009-01-19
Applicant: 松下电器产业株式会社
IPC: G11C17/18
Abstract: 本发明提供一种电熔丝电路，其能实现电熔丝电路的面积节约，且构筑防止电熔丝误切断电路。其解决方案为除了独立的一个电源开关电路(300)之外，具有多个熔丝比特单元(200)，其由一端与该电源开关电路的输出相连的熔丝元件(201)和与该熔丝元件的另一端相连的第1MOS晶体管(202)构成，进一步，作为ESD对策，在接地电位和电源开关电路的输出VGB之间连接二极管(400)。构成熔丝比特单元(200)的晶体管的栅极氧化膜厚度与低电压逻辑系晶体管而不是高电压I/O系晶体管的栅极氧化膜厚度相等。
-
公开(公告)号：CN1949512A
公开(公告)日：2007-04-18
申请号：CN200610136176.5
申请日：2006-10-13
Applicant: 松下电器产业株式会社
IPC: H01L27/02 , H01L27/10 , H01L23/525 , H03K19/00
CPC classification number: G11C5/063 , G11C5/14 , G11C17/165 , G11C17/18 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种系统LSI，其能够在不形成粗电源布线的情况下，以低阻抗将把I/O电源作为电源使用的电路与I/O电源连接。其中，输入输出部(12)具有作为I/O电源单元的2.5V电源单元(13)、和多个I/O单元(14)。设置在逻辑电路部(11)中的电熔断电路(15)使用2.5V电源单元(13)作为编程电源。电熔断电路(15)与从I/O单元(14)中的I/O电源布线引出的2.5V电源布线(16)连接。
-
公开(公告)号：CN101252019B
公开(公告)日：2013-01-09
申请号：CN200810004810.9
申请日：2008-02-02
Applicant: 松下电器产业株式会社
IPC: G11C16/04 , G11C16/06 , G11C16/08 , H01L27/115 , G11C16/26
CPC classification number: G11C16/0441 , G11C16/10 , H01L27/115 , H01L27/11521 , H01L27/11558
Abstract: 本发明提供一种可按标准CMOS工艺制造的非易失性半导体存储器件，提供一种节省存储单元面积的技术。在通过在浮置栅上蓄积电荷而存储数据的非易失性半导体存储器件中，按阵列状排列包含作为读出器件的第一MOS晶体管(38、39)、由作为电容耦合器件的第一电容器(47、48)和作为擦除器件的第二电容器(49、50)构成的位单元(62、63)、以及具有第二MOS晶体管(28、29)和第三MOS晶体管(34、35)的译码器件(61)的存储单元(60)。能使可进行每个位的选择擦除的非易失性存储器阵列化，从而可以大幅度地缩小磁心面积。
-
公开(公告)号：CN102354529A
公开(公告)日：2012-02-15
申请号：CN201110219399.9
申请日：2007-03-01
Applicant: 松下电器产业株式会社
CPC classification number: G11C7/12 , G11C5/148 , G11C7/20 , G11C7/22 , G11C7/222 , G11C11/5685 , G11C13/0007 , G11C13/0026 , G11C13/0038 , G11C2207/2227 , G11C2213/31 , G11C2213/79
Abstract: 本发明提供一种半导体存储器件。在具有电阻变化型存储元件的半导体存储器件中，不需要负电位发生电路，并且缩短数据读出时间。在准备时，电阻变化型存储元件(403)的两端、即位线(BL)和源极线(SL)由位线和源极线的各预充电电路(402)设定为预充电电位Vp。在置位时，位线(BL)由位线写入偏置发生电路(401)设置为比上述预充电电位Vp高的设定电位Vd，源极线(SL)由源极线写入偏置发生电路接地。在复位时，与置位时相反，位线(BL)接地，源极线(SL)被设定为设定电压Vd。在数据读出时，例如将位线(BL)保持为上述预充电电位Vp，由读出偏置电路(405)将源极线(SL)接地。
-
公开(公告)号：CN1949512B
公开(公告)日：2010-11-10
申请号：CN200610136176.5
申请日：2006-10-13
Applicant: 松下电器产业株式会社
IPC: H01L27/02 , H01L27/10 , H01L23/525 , H03K19/00
CPC classification number: G11C5/063 , G11C5/14 , G11C17/165 , G11C17/18 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种系统LSI，其能够在不形成粗电源布线的情况下，以低阻抗将把I/O电源作为电源使用的电路与I/O电源连接。其中，输入输出部(12)具有作为I/O电源单元的2.5V电源单元(13)、和多个I/O单元(14)。设置在逻辑电路部(11)中的电熔断电路(15)使用2.5V电源单元(13)作为编程电源。电熔断电路(15)与从I/O单元(14)中的I/O电源布线引出的2.5V电源布线(16)连接。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.027 seconds)
