-
公开(公告)号：CN109791870A
公开(公告)日：2019-05-21
申请号：CN201780060533.0
申请日：2017-09-13
Applicant: 朗姆研究公司
Inventor： 凯文·M·麦克劳克林 , 阿米特·法尔克亚 , 卡普·瑟里什·雷迪
IPC: H01L21/02 , H01L21/324 , C23C16/455
CPC classification number: H01L21/02164 , C23C16/402 , C23C16/45523 , C23C16/505 , C23C16/56 , H01L21/02211 , H01L21/02274 , H01L21/0234 , H01L21/02348 , H01L21/0274 , H01L21/3081 , H01L21/3086 , H01L21/31144
Abstract: 在低于约200℃的温度下通过PECVD将氧化硅层沉积在半导体衬底上，并用氦等离子体处理以将沉积层的应力降低至小于约80MPa的绝对值。等离子体处理降低了氧化硅层中的氢含量，并且导致低应力膜，其也可具有高密度和低粗糙度。在一些实施方案中，将膜沉积在半导体衬底上，该半导体衬底包含一个或多个温度敏感层，例如有机材料层或旋涂电介质，其不能承受高于250℃的温度。在一些实施方案中，氧化硅膜沉积至约100-200埃之间的厚度，并且在蚀刻半导体衬底上的其他层期间用作硬掩模层。
-
公开(公告)号：CN107346745A
公开(公告)日：2017-11-14
申请号：CN201710316752.2
申请日：2017-05-08
Applicant: 朗姆研究公司
Inventor： 巴特·J·范施拉芬迪克 , 阿希尔·辛格哈尔 , 魏鸿吉 , 巴德里·N·瓦拉达拉简 , 凯文·M·麦克劳克林 , 凯西·霍尔德 , 阿南达·K·巴纳基
Abstract: 本发明提供了封装方法，具体提供了适于在低于约300℃的温度下沉积低氢含量的、密封的薄封装层的方法和装置。方法包括在将衬底暴露于沉积反应物时对等离子体施以脉冲，并且对沉积的封装膜后处理以使其致密化并降低氢含量。后处理方法包括在低于约300℃的衬底温度下周期性地暴露于没有反应物的惰性等离子体并暴露于紫外辐射。
-
公开(公告)号：CN114402416A
公开(公告)日：2022-04-26
申请号：CN202080065173.5
申请日：2020-07-09
Applicant: 朗姆研究公司
Inventor： 杰拉尔德·约瑟夫·布雷迪 , 凯文·M·麦克劳克林 , 普拉提克·桑赫 , 巴特·J·范施拉芬迪克 , 施瑞拉姆·瓦桑特·巴帕特
Abstract: 本文提供了用于氧化衬底的环形边缘区域的方法和装置。一种方法可以包括将衬底提供给半导体处理室中的衬底支架，该半导体处理室具有位于衬底支架上方的喷头，并且在衬底由衬底支架支撑时，同时流动(a)氧化气体围绕衬底的外围和(b)不包括氧气的惰性气体流过喷头并流到衬底上，从而在衬底的环形边缘区域上方产生环形气体区域并在所述衬底的内部区域上方产生内部气体区域；该同时流动不在材料沉积到衬底上的期间，并且环形气体区域具有高于内部气体区域的氧化率。
-
公开(公告)号：CN112435934A
公开(公告)日：2021-03-02
申请号：CN202010952967.5
申请日：2017-05-08
Applicant: 朗姆研究公司
Inventor： 巴特·J·范施拉芬迪克 , 阿希尔·辛格哈尔 , 魏鸿吉 , 巴德里·N·瓦拉达拉简 , 凯文·M·麦克劳克林 , 凯西·霍尔德 , 阿南达·K·巴纳基
Abstract: 本发明提供了封装方法，具体提供了适于在低于约300℃的温度下沉积低氢含量的、密封的薄封装层的方法和装置。方法包括在将衬底暴露于沉积反应物时对等离子体施以脉冲，并且对沉积的封装膜后处理以使其致密化并降低氢含量。后处理方法包括在低于约300℃的衬底温度下周期性地暴露于没有反应物的惰性等离子体并暴露于紫外辐射。
-
公开(公告)号：CN109791870B
公开(公告)日：2023-10-20
申请号：CN201780060533.0
申请日：2017-09-13
Applicant: 朗姆研究公司
Inventor： 凯文·M·麦克劳克林 , 阿米特·法尔克亚 , 卡普·瑟里什·雷迪
IPC: H01L21/02 , H01L21/324 , C23C16/455
Abstract: 在低于约200℃的温度下通过PECVD将氧化硅层沉积在半导体衬底上，并用氦等离子体处理以将沉积层的应力降低至小于约80MPa的绝对值。等离子体处理降低了氧化硅层中的氢含量，并且导致低应力膜，其也可具有高密度和低粗糙度。在一些实施方案中，将膜沉积在半导体衬底上，该半导体衬底包含一个或多个温度敏感层，例如有机材料层或旋涂电介质，其不能承受高于250℃的温度。在一些实施方案中，氧化硅膜沉积至约100‑200埃之间的厚度，并且在蚀刻半导体衬底上的其他层期间用作硬掩模层。
-
Patent Agency Ranking
-
公开(公告)号：CN112956026A
公开(公告)日：2021-06-11
申请号：CN201980073253.2
申请日：2019-09-10
Applicant: 朗姆研究公司
Inventor： 吴惠荣 , 巴特·J·范施拉芬迪克 , 马克·直司·川口 , 格伦·古纳万 , 杰伊·E·厄格洛 , 纳格拉杰·尚卡尔 , 高里·钱纳·卡玛蒂 , 凯文·M·麦克劳克林 , 阿南达·K·巴纳基 , 杨家岭 , 约翰·霍昂 , 亚伦·林恩·罗赞 , 南森·马塞尔怀特 , 沈美华 , 索斯藤·贝恩德·莱尔 , 迟昊 , 尼古拉斯·多米尼克·阿尔铁里
IPC: H01L27/11551 , H01L27/11524 , H01L21/768 , H01L21/02 , H01L21/311
Abstract: 本文提供用于形成包括含金属层的图案化多层堆叠件的方法。方法涉及在包括待稍后移除并用金属代替的一牺牲层的多层堆叠件中使用含硅的非金属材料，同时维持蚀刻对比度以图案化多层堆叠件并在沉积金属之前选择性移除牺牲层。方法涉及使用硅碳氧化物代替硅氮化物、以及使用牺牲非金属材料代替含金属层，以制造多层堆叠件、图案化该多层堆叠件、选择性移除牺牲非金属材料以在堆叠件中留下空间、并将含金属材料沉积至空间中。牺牲非金属材料包括硅氮化物和掺杂的多晶硅、例如掺杂硼的硅。
-
公开(公告)号：CN118613894A
公开(公告)日：2024-09-06
申请号：CN202380018391.7
申请日：2023-01-09
Applicant: 朗姆研究公司
Inventor： 希瓦南达·克里希南·卡纳卡萨巴保蒂 , 凯文·M·麦克劳克林 , 杨家岭 , 阿尔潘·普拉文·毛洛瓦拉 , 杜尔迦拉克什米·辛格尔
IPC: H01L21/033 , G03F7/09 , G03F7/11
Abstract: 本公开内容大致上涉及图案化结构(及用于形成这类结构的方法和装置)，其包括：衬底，其具有部分制造的半导体设备膜堆叠件；辐射敏感成像层，其在衬底上方；下方层，其在辐射敏感成像层下方，下方层包括不稳定物质；硬掩模，其位于下方层下方；和扩散阻挡层，其位于下方层与硬掩模层之间，扩散阻挡层包括扩散阻挡材料，扩散阻挡材料使不稳定物质从下方层至硬掩模层中的扩散减少。在各种实施方案中，不稳定物质从下方层向下进入硬掩模层的扩散减少导致不稳定物质从下方层向上进入辐射敏感成像层的相对较多的扩散。进入辐射敏感成像层的增加的扩散可能有利地增加辐射敏感成像层的辐射吸收性和/或图案化性能。
-
公开(公告)号：CN115053325A
公开(公告)日：2022-09-13
申请号：CN202180011870.7
申请日：2021-01-25
Applicant: 朗姆研究公司
Inventor： 阿尼尔万·西卡 , 法亚兹·A·谢赫 , 凯文·M·麦克劳克林 , 亚历山大·雷·福克斯
Abstract: 通过用紫外线(UV)辐射选择性并局部地固化膜，可调节沉积在弯曲半导体衬底上的膜中的局部化应力。弯曲半导体衬底可不对称弯曲。在弯曲半导体衬底的前侧或背侧上沉积UV可固化膜。在UV可固化膜与UV源之间提供掩模，其中掩模中的开口被图案化以选择性地定义UV可固化膜的暴露区域与未暴露区域。UV可固化膜的暴露区域调节局部化应力以减轻弯曲半导体衬底中的弯曲。
-
公开(公告)号：CN107346745B
公开(公告)日：2020-10-16
申请号：CN201710316752.2
申请日：2017-05-08
Applicant: 朗姆研究公司
Inventor： 巴特·J·范施拉芬迪克 , 阿希尔·辛格哈尔 , 魏鸿吉 , 巴德里·N·瓦拉达拉简 , 凯文·M·麦克劳克林 , 凯西·霍尔德 , 阿南达·K·巴纳基
Abstract: 本发明提供了封装方法，具体提供了适于在低于约300℃的温度下沉积低氢含量的、密封的薄封装层的方法和装置。方法包括在将衬底暴露于沉积反应物时对等离子体施以脉冲，并且对沉积的封装膜后处理以使其致密化并降低氢含量。后处理方法包括在低于约300℃的衬底温度下周期性地暴露于没有反应物的惰性等离子体并暴露于紫外辐射。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.037 seconds)
