-
公开(公告)号：CN107034450A
公开(公告)日：2017-08-11
申请号：CN201610078403.7
申请日：2016-02-04
Applicant: 旺宏电子股份有限公司
Abstract: 本发明公开了一种半导体制造装置及半导体制造装置中的加热器的调整方法。半导体制造装置包括晶圆高度分布信息测量装置、数据处理装置、工艺腔室及加热器。数据处理装置耦接至晶圆高度分布信息测量装置。加热器设置于工艺腔室中且耦接至数据处理装置。加热器包括多个加热构件，且加热构件中的至少一个为可动式加热构件。
-
公开(公告)号：CN105826312A
公开(公告)日：2016-08-03
申请号：CN201510001573.0
申请日：2015-01-04
Applicant: 旺宏电子股份有限公司
IPC: H01L27/02 , H01L21/768 , H01L21/82
Abstract: 本发明公开了一种半导体元件及其制造方法，该方法包括：在基底上形成多个鳍状结构，上述鳍状结构之间具有沟道；以及进行循环工艺至少2次。上述循环工艺包括：沉积工艺以及刻蚀工艺。沉积工艺是在上述沟道中填入第一导体材料层，上述第一导体材料层覆盖上述鳍状结构的顶部以及侧壁。刻蚀工艺是移除部分上述第一导体材料层。
-
公开(公告)号：CN108573976B
公开(公告)日：2021-10-15
申请号：CN201710145660.2
申请日：2017-03-13
Applicant: 旺宏电子股份有限公司
IPC: H01L27/11551
Abstract: 本发明提出一种三维存储器元件的制造方法。该制造方法包括：于基底上形成交替堆叠的多个绝缘层与多个牺牲层；形成穿过绝缘层与牺牲层的至少一第一开口；于第一开口的侧壁所裸露出的牺牲层的表面上形成多个保护层；于第一开口的侧壁上形成电荷储存层，所述电荷储存层覆盖保护层；于电荷储存层上形成通道层；以多个栅极层替换牺牲层与保护层。本发明另提出一种三维存储器元件。
-
公开(公告)号：CN108630679B
公开(公告)日：2021-03-30
申请号：CN201810217911.8
申请日：2018-03-16
Applicant: 旺宏电子股份有限公司
Abstract: 本发明公开了一种集成电路元件及其制造方法，集成电路包括多层叠层以及多个层状导体。多个层状导体在多层叠层中延伸并进入多层叠层下方的导体层中。层状导体具有底部导体层、中间导电衬层以及顶部导体层。底部导体层与基底中的导电层欧姆电性接触。中间导电衬层在底部导体层上方并且衬在对应沟道的部分侧壁上。顶部导体层在中间导电衬层上。
-
公开(公告)号：CN104733397A
公开(公告)日：2015-06-24
申请号：CN201410068257.0
申请日：2014-02-27
Applicant: 旺宏电子股份有限公司
IPC: H01L21/8247 , H01L27/115
CPC classification number: H01L27/11582 , H01L21/02164 , H01L21/0217 , H01L21/02238 , H01L21/02255 , H01L21/32105 , H01L21/32133 , H01L27/11551 , H01L27/11578 , H01L29/513 , H01L29/518
Abstract: 本发明公开了一种半导体装置及其制造方法，该制造方法包括以下步骤：提供一基板；形成一绝缘衬底层于基板上；于一初始温度下将一导电层配置在绝缘衬底层上。此方法更包括以一第一增加速率增加初始温度至一第一增加温度，并于第一增加温度下对导电层执行一原位回火工艺。此方法更包括以一第二增加速率增加第一增加温度至一第二增加温度，并于第二增加温度下，在执行原位回火工艺后，形成一绝缘层。
-
Patent Agency Ranking
公开(公告)号：CN104112695A
公开(公告)日：2014-10-22
申请号：CN201410254139.9
申请日：2010-05-18
Applicant: 旺宏电子股份有限公司
IPC: H01L21/762 , H01L21/308
CPC classification number: H01L21/76232 , H01L21/3086 , H01L21/76229 , H01L27/105
Abstract: 本发明是有关于一种绝缘结构及其形成方法。该绝缘结构，包括一沟槽。沟槽位于一基板中。沟槽的一侧壁具有一第一斜面以及一第二斜面。第一斜面位于第二斜面上。第一斜面的斜率不同于与第二斜面的斜率，且第一斜面的一长度大于15纳米。
-
公开(公告)号：CN101894788A
公开(公告)日：2010-11-24
申请号：CN201010182181.6
申请日：2010-05-18
Applicant: 旺宏电子股份有限公司
IPC: H01L21/762 , H01L21/8239
CPC classification number: H01L21/76232 , H01L21/3086 , H01L21/76229 , H01L27/105
Abstract: 本发明是有关于一种绝缘结构及其形成方法。该绝缘结构，包括一沟槽。沟槽位于一基板中。沟槽的一侧壁具有一第一斜面以及一第二斜面。第一斜面位于第二斜面上。第一斜面的斜率不同于与第二斜面的斜率，且第一斜面的一长度大于15纳米。
-
公开(公告)号：CN113611709A
公开(公告)日：2021-11-05
申请号：CN202010498955.X
申请日：2020-06-03
Applicant: 旺宏电子股份有限公司
IPC: H01L27/1157 , H01L27/11582
Abstract: 一种半导体存储器结构及其制造方法。在一方面，在第一阶中的介电层的第一叠层上形成介电层的中间叠层。然后，部分或完全刻蚀介电层的中间叠层并在其上沉积接着垫层。响应于平坦化接着垫层以暴露介电层的中间叠层的顶面，在经平坦化的接着垫层上方沉积介电层的第二叠层。通过刻蚀存储器元件的阶梯区中的介电层的第二叠层、介电层的中间叠层和介电层的第一叠层而形成阶梯。所述阶梯位于中央接着垫的一端附近，其中阶梯的台阶在中央接着垫的厚度内形成。
-
公开(公告)号：CN105514100B
公开(公告)日：2019-06-11
申请号：CN201410497745.3
申请日：2014-09-25
Applicant: 旺宏电子股份有限公司
Abstract: 本发明公开了一种半导体元件的制造方法。于基底上形成多个栅极结构，并于相邻两个栅极结构之间形成第一介电层；第一介电层的上表面低于栅极结构的上表面，且具有凹槽；再形成覆盖栅极结构、第一介电层与凹槽的中间层，并于其中形成多个开口；每一开口位于相邻两个栅极结构之间，并经由开口移除第一介电层；接着，于中间层上形成第二介电层，以在相邻两个栅极结构之间定义出空气间隙。本发明还提出一种半导体元件。
-
公开(公告)号：CN109817637A
公开(公告)日：2019-05-28
申请号：CN201711172588.9
申请日：2017-11-22
Applicant: 旺宏电子股份有限公司
IPC: H01L27/11578
Abstract: 一种用于三维存储器元件的半导体结构及其制造方法。所述半导体结构包括基底、堆叠结构以及外延层。所述堆叠结构配置于所述基底上且具有贯穿所述堆叠结构并延伸至所述基底中的多个开孔。所述堆叠结构包括交替堆叠的多个绝缘层与多个栅极层。所述多个开孔的每一个包括位于所述基底的表面上的第一部分与位于所述基底的表面下的第二部分，且所述第二部分的深宽比大于1。外延层配置于所述多个开孔的每一个中。所述外延层的顶面介于自所述基底向上的第i层的绝缘层的顶面与底面之间，且i大于或等于2。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.047 seconds)
