半导体器件及其制造方法和制造设备

    公开(公告)号:CN1669153A

    公开(公告)日:2005-09-14

    申请号:CN03817066.3

    申请日:2003-07-16

    Abstract: 本发明的目标在于能够在高介电常数薄膜和硅衬底之间的界面中形成具有氧化硅膜和硅之间的高质量界面的栅绝缘膜结构,以提供一种能够改善界面电特性的半导体器件和半导体制造方法,而这正是在实际使用高介电常数绝缘膜时一直长期存在的课题。在硅衬底101的表面上形成基础氧化硅膜103后,金属层淀积工艺和提供构成基础氧化硅膜103表面上的高介电常数薄膜的金属元素的热处理工艺,可使金属元素扩散到基础氧化硅膜103中,由此形成绝缘膜结构105作为栅绝缘膜。包括硅酸盐区的绝缘膜结构105包括氧化硅膜区、硅酸盐区和富金属区,从而形成了具有组份调制的硅酸盐结构,其中金属的组份随着越靠近上部而增加,且硅的组份随着越靠近下部而增加。

    半导体器件及其制造方法

    公开(公告)号:CN100565916C

    公开(公告)日:2009-12-02

    申请号:CN03817066.3

    申请日:2003-07-16

    Abstract: 本发明的目标在于能够在高介电常数薄膜和硅衬底之间的界面中形成具有氧化硅膜和硅之间的高质量界面的栅绝缘膜结构,以提供一种能够改善界面电特性的半导体器件和半导体制造方法,而这正是在实际使用高介电常数绝缘膜时一直长期存在的课题。在硅衬底101的表面上形成基础氧化硅膜103后,金属层淀积工艺和提供构成基础氧化硅膜103表面上的高介电常数薄膜的金属元素的热处理工艺,可使金属元素扩散到基础氧化硅膜103中,由此形成绝缘膜结构105作为栅绝缘膜。包括硅酸盐区的绝缘膜结构105包括氧化硅膜区、硅酸盐区和富金属区,从而形成了具有组份调制的硅酸盐结构,其中金属的组份随着越靠近上部而增加,且硅的组份随着越靠近下部而增加。

    半导体器件及其制造方法

    公开(公告)号:CN100524761C

    公开(公告)日:2009-08-05

    申请号:CN03813873.5

    申请日:2003-04-14

    Inventor: 渡部平司

    Abstract: 本发明提供一种半导体器件结构及其易于使用的制造方法,该方法能抑制晶片污染并形成半导体器件,在包括多种具有不同膜厚栅绝缘体膜的半导体器件中的膜厚可控性和均匀性方面性能优良。根据这种方法,多种具有不同电气膜厚的栅绝缘体膜的晶体管形成步骤包括:在同一硅衬底101上形成包括至少由第一高介电绝缘材料构成的第一绝缘膜104和由第二高介电绝缘材料构成的第二绝缘膜103的层结构的绝缘膜层;利用掩模107有选择地蚀刻并除去区域105部分上的上层绝缘膜103,并使用多氧化物处理同时降低泄漏电流。

    半导体器件及其制造方法

    公开(公告)号:CN1663051A

    公开(公告)日:2005-08-31

    申请号:CN03815014.X

    申请日:2003-06-19

    Abstract: 提供一种在硅衬底上以此顺序具有栅极绝缘膜和栅极电极的半导体器件;其中栅极绝缘膜包括含氮高介电常数绝缘膜,该含氮高介电常数绝缘膜具有将氮引入到金属氧化物或金属硅酸盐中的结构;以及在含氮高介电常数绝缘膜中的氮浓度具有在膜厚度的方向中的分布;以及在含氮高介电常数绝缘膜中的氮浓度达到在膜厚度的方向中的最大处的位置出现在距离硅衬底一定距离的区域中。还提供一种半导体器件的制造方法,其包含通过用含氮等离子体照射由金属氧化物或金属硅酸盐构成的高介电常数绝缘膜而进行所述氮引入的步骤。这改善了高介电常数绝缘膜的热稳定性,抑制了掺杂剂穿透,此外,阻止了与硅衬底的界面的电特性的恶化。

    在硅衬底上层叠栅极绝缘膜和栅极电极的半导体器件及其制造方法

    公开(公告)号:CN100367513C

    公开(公告)日:2008-02-06

    申请号:CN03815014.X

    申请日:2003-06-19

    Abstract: 提供一种在硅衬底上以此顺序具有栅极绝缘膜和栅极电极的半导体器件;其中栅极绝缘膜包括含氮高介电常数绝缘膜,该含氮高介电常数绝缘膜具有将氮引入到金属氧化物或金属硅酸盐中的结构;以及在含氮高介电常数绝缘膜中的氮浓度具有在膜厚度的方向中的分布;以及在含氮高介电常数绝缘膜中的氮浓度达到在膜厚度的方向中的最大处的位置出现在距离硅衬底一定距离的区域中。还提供一种半导体器件的制造方法,其包含通过用含氮等离子体照射由金属氧化物或金属硅酸盐构成的高介电常数绝缘膜而进行所述氮引入的步骤。这改善了高介电常数绝缘膜的热稳定性,抑制了掺杂剂穿透,此外,阻止了与硅衬底的界面的电特性的恶化。

    半导体器件及其制造方法

    公开(公告)号:CN1663045A

    公开(公告)日:2005-08-31

    申请号:CN03813873.5

    申请日:2003-04-14

    Inventor: 渡部平司

    Abstract: 本发明提供一种半导体器件结构及其易于使用的制造方法,该方法能抑制晶片污染并形成半导体器件,在包括多种具有不同膜厚栅绝缘体膜的半导体器件中的膜厚可控性和均匀性方面性能优良。根据这种方法,多种具有不同电气膜厚的栅绝缘体膜的晶体管形成步骤包括:在同一硅衬底101上形成包括至少由第一高介电绝缘材料构成的第一绝缘膜104和由第二高介电绝缘材料构成的第二绝缘膜103的层结构的绝缘膜层;利用掩模107有选择地蚀刻并除去区域105部分上的上层绝缘膜103,并使用多氧化物处理同时降低泄漏电流。

Patent Agency Ranking