-
公开(公告)号:CN100461416C
公开(公告)日:2009-02-11
申请号:CN200510071225.7
申请日:2005-05-13
Applicant: 恩益禧电子股份有限公司 , 日本电气株式会社
IPC: H01L27/092 , H01L27/088 , H01L29/78
Abstract: 半导体器件100包括:硅衬底102;N型MOSFET 118,其包括在硅衬底102上形成的第一高介电常数膜111和多晶硅膜114;和P型MOSFET120,其包括在硅衬底102上与N型MOSFET 118并列的第二高介电常数膜112和多晶硅膜114。第二高介电常数膜112被形成为其膜厚较薄于第一高介电常数膜111的膜厚。第一高介电常数膜111和第二高介电常数膜112包含从包括Hf和Zr的组中选择的一种或多种元素。
-
公开(公告)号:CN1158001A
公开(公告)日:1997-08-27
申请号:CN96119844.3
申请日:1996-09-27
Applicant: 日本电气株式会社
CPC classification number: H01L27/10852 , H01L27/10817
Abstract: 本发明公开用于DRAM存贮器中的含电容器的半导体器件及其制作方法,该电容器包括其间插入电容器介质薄膜的第一和第二电容器电极,其第一电容器电极包括导体电极(53)和盘形导体层(57),导体层(57)被导体电极托架并包括垂直于电极轴延伸的、且有平台周缘的平台部分以及平行于电极轴自平台周缘向电极端头延伸的周缘部分(59)。
-
公开(公告)号:CN100388496C
公开(公告)日:2008-05-14
申请号:CN200510071227.6
申请日:2005-05-13
Applicant: 恩益禧电子股份有限公司 , 日本电气株式会社
IPC: H01L27/092 , H01L27/088 , H01L29/78
Abstract: 半导体器件(100)包括:硅衬底(102);N型金属氧化物半导体场效应晶体管(MOSFET)(118),其包括在硅衬底(102)上形成的高浓度高介电常数膜(108b)和多晶硅膜(114);和P型MOSFET(120),其包括在硅衬底(102)上形成的并与N型MOSFET(118)并列的低浓度高介电常数膜(108a)和多晶硅膜(114)。低浓度高介电常数膜(108a)和高浓度高介电常数膜(108b)由含有从包括Hf和Zr的组中选择的一种或多种元素的材料组成。包含在低浓度高介电常数膜(108a)中的上述金属元素的浓度低于包含在高浓度高介电常数膜(108b)中的上述金属元素的浓度。
-
公开(公告)号:CN1078744C
公开(公告)日:2002-01-30
申请号:CN96119844.3
申请日:1996-09-27
Applicant: 日本电气株式会社
IPC: H01L21/8242 , H01L27/108
CPC classification number: H01L27/10852 , H01L27/10817
Abstract: 本发明公开用于DRAM存贮器中的含电容器的半导体器件及其制作方法,该电容器包括其间插入电容器介质薄膜的第一和第二电容器电极,其第一电容器电极包括导体电极(53)和盘形导体层(57),导体层(57)被导体电极托架并包括垂直于电极轴延伸的、且有平台周缘的平台部分以及平行于电极轴自平台周缘向电极端头延伸的周缘部分(59)。
-
公开(公告)号:CN1702866A
公开(公告)日:2005-11-30
申请号:CN200510071227.6
申请日:2005-05-13
Applicant: 恩益禧电子股份有限公司 , 日本电气株式会社
IPC: H01L27/092 , H01L27/088 , H01L29/78
CPC classification number: H01L21/28185 , H01L21/28194 , H01L21/28202 , H01L21/31155 , H01L21/823857 , H01L29/513 , H01L29/517
Abstract: 半导体器件100包括:硅衬底102;N型金属氧化物半导体场效应晶体管(MOSFET)118,其包括在硅衬底102上形成的高浓度高介电常数膜108b和多晶硅膜114;和P型MOSFET 120,其包括在硅衬底102上形成的并与N型MOSFET 118并列的低浓度高介电常数膜108a和多晶硅膜114。低浓度高介电常数膜108a和高浓度高介电常数膜108b由含有从包括Hf和Zr的组中选择的一种或多种元素的材料组成。包含在低浓度高介电常数膜108a中的上述金属元素的浓度低于包含在高浓度高介电常数膜108b中的上述金属元素的浓度。
-
公开(公告)号:CN1697182A
公开(公告)日:2005-11-16
申请号:CN200510071225.7
申请日:2005-05-13
Applicant: 恩益禧电子股份有限公司 , 日本电气株式会社
IPC: H01L27/092 , H01L27/088 , H01L29/78
Abstract: 半导体器件100包括:硅衬底102;N型MOSFET118,其包括在硅衬底102上形成的第一高介电常数膜111和多晶硅膜114;和P型MOSFET 120,其包括在硅衬底102上与N型MOSFET 118并列的第二高介电常数膜112和多晶硅膜114。第二高介电常数膜112被形成为其膜厚较薄于第一高介电常数膜111的膜厚。第一高介电常数膜111和第二高介电常数膜112包含从包括Hf和Zr的组中选择的一种或多种元素。
-
公开(公告)号:CN1210362A
公开(公告)日:1999-03-10
申请号:CN98103380.6
申请日:1998-07-15
Applicant: 日本电气株式会社
Inventor: 渡边启仁
IPC: H01L21/3205 , H01L27/04 , H01L27/108
CPC classification number: H01L28/84
Abstract: 在制造半导体器件的方法中,在预定条件下,在气体气氛中,在晶片的非晶硅表面上形成晶核。在预定时间内对晶片退火,以便生长晶核和形成半球形颗粒(HSGs)。在完成退火时,供应用于防止硅原子表面迁移的气体,由此停止HSG生长。
-
-
公开(公告)号:CN1151086A
公开(公告)日:1997-06-04
申请号:CN96109886.4
申请日:1996-10-03
Applicant: 日本电气株式会社
CPC classification number: H01L27/10852 , H01L27/10817
Abstract: 本发明公开了一种可以被用作存贮单元的半导体器件,它包括一个电容器,一个波纹形电极被一个绝缘薄膜覆盖,并被用作电容器的下置电极,与一个上置电极相对。从剖面看,该叠层电极是由一系列水平地和竖直地交替叠在一起的折迭的部分界定的。具体而言,波纹形电极是由一座波纹形的墙壁形成的,该波纹形的墙壁围成一个空区并在一个平面上具有矩形或多边形的形状。作为另一种形式,波纹形的墙壁具有一种由颗粒的聚合形成的不规则的表面,以便有效地增大下置电极的表面。
-
-
-
-
-
-
-
-