半导体封装结构和其制造方法
    2.
    发明公开

    公开(公告)号:CN112349713A

    公开(公告)日:2021-02-09

    申请号:CN201910920280.0

    申请日:2019-09-26

    发明人: 方绪南

    摘要: 本公开的至少一些实施例是关于半导体封装结构。所述半导体封装结构包含衬底、第一半导体裸片、第一介电质、第二半导体裸片以及第二介电质。所述衬底具有第一表面。所述第一半导体裸片安置在所述第一表面上。所述第一介电质包封所述第一半导体裸片。所述第二半导体裸片安置在所述第一表面上且与所述第一半导体裸片相邻。所述第二介电质包封所述第二半导体裸片。所述第一介电质与所述第二介电质接触。所述第一介电质中的平均填充剂大小基本上大于所述第二介电质中的平均填充剂大小。

    半导体封装件及其制造方法

    公开(公告)号:CN104347533B

    公开(公告)日:2020-05-26

    申请号:CN201310331676.4

    申请日:2013-08-01

    摘要: 一种半导体封装件及其制造方法。半导体封装件包括基板、数个芯片、封装体、贯穿部、导电元件及屏蔽层。基板包括接地部。芯片设于基板。封装体包覆芯片且具有上表面。贯穿部从封装体的上表面延伸至接地部,贯穿部隔离此些芯片。导电元件填入贯穿部内以电性连接接地部。屏蔽层形成于封装体的外侧面及上表面,且通过导电元件电性连接接地部。其中,导电元件具有数个孔洞,此些孔洞占导电元件的比例小于50%。

    电子装置和半导体封装结构的制造方法

    公开(公告)号:CN110739222A

    公开(公告)日:2020-01-31

    申请号:CN201910480090.1

    申请日:2019-06-04

    发明人: 方绪南 陈建庆

    摘要: 一种电子装置包括绝缘层、金属层和至少一个电连接元件。所述绝缘层具有顶面和与所述顶面相对的底面,并且界定开口,所述开口延伸于所述顶面和所述底面之间。所述金属层设置于所述绝缘层的所述开口中,并且具有顶面和与所述顶面相对的底面。所述金属层的所述底面与所述绝缘层的所述底面实质上共平面。所述电连接元件通过晶种层附接到所述金属层的所述底面。

    半导体封装及其制造方法
    5.
    发明公开

    公开(公告)号:CN110473858A

    公开(公告)日:2019-11-19

    申请号:CN201910374306.6

    申请日:2019-05-07

    IPC分类号: H01L23/552

    摘要: 一种半导体封装包含半导体裸片、多个导电凸块、屏蔽层、封装体及重布层。所述半导体裸片具有有源表面、背侧表面及侧表面。所述导电凸块安置在所述半导体裸片的所述有源表面上。所述屏蔽层安置在所述半导体裸片的所述侧表面上。所述封装体覆盖所述屏蔽层,且具有第一表面及与所述第一表面相对的第二表面。所述重布层安置在所述封装体的所述第一表面上且通过所述导电凸块电连接到所述半导体裸片。所述屏蔽层电连接到所述重布层。

    半导体封装件及其制造方法

    公开(公告)号:CN104347558B

    公开(公告)日:2019-03-15

    申请号:CN201310336851.9

    申请日:2013-08-05

    IPC分类号: H01L23/488 H01L21/60

    摘要: 本发明涉及一种半导体封装件及其制造方法。半导体封装件包括基板、芯片阻挡层、元件阻挡层、芯片及框体。基板具有上表面且包括芯片接垫及元件接垫。芯片阻挡层形成于芯片接垫上。元件阻挡层形成于元件接垫上。芯片对应芯片接垫的区域设于基板上并电性连接于芯片接垫。框体形成于基板的上表面的边缘区,框体具有一凹部,凹部露出芯片及元件阻挡层。

    半导体封装及其制造方法
    8.
    发明公开

    公开(公告)号:CN112786542A

    公开(公告)日:2021-05-11

    申请号:CN201911348620.3

    申请日:2019-12-24

    摘要: 本公开提供一种半导体封装,其包含:半导体裸片,其具有第一表面和与所述第一表面相对的第二表面;传导性布线层,其与所述半导体裸片堆叠且接近所述第一表面;封装体,其包封所述半导体裸片且与所述传导性布线层堆叠;以及替换结构,其从所述封装体暴露且无填充物。本公开中还公开了一种用于制造所述半导体封装的方法。

    半导体封装装置及其制造方法
    10.
    发明公开

    公开(公告)号:CN111370397A

    公开(公告)日:2020-07-03

    申请号:CN201910170246.6

    申请日:2019-03-07

    发明人: 方绪南 翁任贤

    IPC分类号: H01L25/18 H01L23/31 H01L21/98

    摘要: 一种半导体封装装置包含电路层、第一组堆叠组件、第一导电线、空间和电子组件。所述第一组堆叠组件安置于所述电路层上。所述第一导电线电连接所述第一组堆叠组件。所述空间界定于所述第一组堆叠组件与所述电路层之间。所述空间容纳所述第一导电线。所述电子组件安置于所述空间中。