公开(公告)号：CN117894697A

公开(公告)日：2024-04-16

申请号：CN202311319782.0

申请日：2023-10-12

Applicant: 日东电工株式会社

Inventor： 小西隆博 ,  小原泰裕

IPC: H01L21/66 ,  H01L21/78

Abstract: 本发明提供能够容易地确认检查部分的位置的带标记的膜芯片的制造方法。本发明的实施方式的带标记的膜芯片的制造方法包括：确定对于片的检查区域的工序；将上述检查区域划分成多个芯片区域并对各芯片区域进行检查的工序；对检查后的多个芯片区域分别在相同位置进行标记的工序；以及沿着上述多个芯片区域将上述片切断的工序。

公开(公告)号：CN117894791A

公开(公告)日：2024-04-16

申请号：CN202311324131.0

申请日：2023-10-12

Applicant: 日东电工株式会社

Inventor： 小原泰裕 ,  小西隆博

IPC: H01L23/544 ,  H10K59/10 ,  G09F3/02

Abstract: 本发明提供能够稳定地制造具有期望的形状及尺寸的膜芯片的带信息码的片。本发明的实施方式的带信息码的片具备片、和设置于该片的信息码。信息码具有与对片实施的在检查区域内部划分的多个芯片区域的位置相关的信息、和与对各芯片区域实施的检查结果相关的信息。

公开(公告)号：CN117885459A

公开(公告)日：2024-04-16

申请号：CN202311318589.5

申请日：2023-10-12

Applicant: 日东电工株式会社

Inventor： 小原泰裕 ,  小西隆博 ,  自然浩次

IPC: B42D25/22 ,  B42D25/475

Abstract: 本发明提供能够稳定地制造具有期望的形状及尺寸的膜芯片的带信息码的片的制造方法。本发明的实施方式的带信息码的片的制造方法包括：确定对于片的检查区域的工序；将检查区域划分成多个芯片区域并对各芯片区域进行检查的工序；以及将具有与多个芯片区域的位置和各芯片区域的检查结果相关的信息的信息码设置于片的工序。

公开(公告)号：CN116209631A

公开(公告)日：2023-06-02

申请号：CN202180064504.8

申请日：2021-04-09

Applicant: 日东电工株式会社

Inventor： 驹形裕亮 ,  宫原祐树 ,  吉良隆一 ,  田内公昭 ,  小原泰裕

IPC: B65H31/00

Abstract: 本发明涉及能够将依次输送的多个平板工件堆叠并回收的平板工件的堆叠方法。该方法包括：用传送机(3)输送以多列且多行排列的多个平板工件(1)，使所述平板工件(1)行进到配置于所述传送机(3)的外侧的分隔部(5)的上表面(5a)，使该平板工件(1)碰到止挡部(7)，从而使所述平板工件(1)落下到设于相邻的分隔部(5)之间的收容部(42)并堆叠。