具有应力层的存储单元
    4.
    发明授权

    公开(公告)号:CN101331597B

    公开(公告)日:2013-05-15

    申请号:CN200680046808.7

    申请日:2006-12-13

    Abstract: 本发明公开了一种存储单元。该存储单元包括p掺杂衬底,在该衬底上具有一对间隔分开的n掺杂区域,所述n掺杂区域形成围绕沟道的源极和漏极。位于沟道上的叠层顺序地包括(i)隧道氧化物层,(ii)浮栅,(iii)栅极间电介质,以及(iv)控制栅。多晶硅层位于源极和漏极上。覆盖该叠层的覆盖层包括间隔垫层和前金属沉积层。可选地,接点用于每个接触源极、漏极和硅化物层,并且每个接点具有暴露部分。浅隔离沟槽设置在n掺杂区域周围,该沟槽包括具有至少约200MPa的拉伸应力的应力硅氧化物层。在存储单元的操作期间该应力层减少保持在浮栅中的电荷的泄漏。

Patent Agency Ranking