-
公开(公告)号：CN115172367A
公开(公告)日：2022-10-11
申请号：CN202210808044.1
申请日：2022-07-07
Applicant: 广东中科半导体微纳制造技术研究院 , 中国科学院苏州纳米技术与纳米仿生研究所
IPC: H01L27/085 , H01L29/423 , H01L29/778 , H01L21/335
Abstract: 本申请公开了一种具有多阈值电压的GaN基HEMT、其制备方法及应用。所述HEMT结构包括沟道层和势垒层，沟道层与势垒层之间形成有二维电子气；势垒层至少具有第一、第二源极区，第一、第二栅极区，以及第一、第二漏极区；第一源极区、第一栅极区及第一漏极区相互配合，用于形成第一HEMT单元；第二源极区、第二栅极区及第二漏极区相互配合，用于形成第二HEMT单元；势垒层在第一栅极区的厚度小于在第二栅极区的厚度，使第一HEMT单元的阈值电压高于第二HEMT单元的阈值电压。本申请可以实现高、低阈值电压HEMT器件的晶圆级制备，制得的多阈值电压HEMT高度集成，且载流子迁移率高、阈值电压均匀性好，可以很好地满足高低阈值型逻辑电路的应用需求。
-
公开(公告)号：CN119698023A
公开(公告)日：2025-03-25
申请号：CN202311211568.3
申请日：2023-09-19
Applicant: 中国科学院苏州纳米技术与纳米仿生研究所
Abstract: 本发明公开了一种III‑V族半导体的外延结构、其生长方法及应用。所述外延结构包括沿指定方向依次层叠设置的衬底、中间层、刻蚀停止层、沟道层以及势垒层；其中沟道层和势垒层组成异质结，V族极性面朝向刻蚀停止层；刻蚀停止层包括周期性层叠的第一和第二亚层，当进行刻蚀时，第一亚层的刻蚀速率高于第二亚层。本发明所提供的外延结构采用多层叠层结构作为刻蚀停止层，提高了第二亚层的等效总厚度，且避免了单独较厚的第二亚层的裂纹等缺陷，不仅可以根据需要实现一定厚度的有源层结构，而且可以有效降低界面粗糙度及界面态密度，能够获得载流子密度高、迁移率高的稳定均一高质量的III族极性异质结器件。
-
公开(公告)号：CN115036220A
公开(公告)日：2022-09-09
申请号：CN202110243650.9
申请日：2021-03-05
Applicant: 中国科学院苏州纳米技术与纳米仿生研究所
IPC: H01L21/335
Abstract: 本发明公开了一种氮化镓电子器件及其制备方法。所述制备方法包括：提供外延结构层，所述外延结构层包括依次叠层设置在衬底上的轻掺杂GaN层、含铝的III族氮化物半导体插入层和p型GaN层；对所述p型GaN层表面的指定区域进行加工处理，以在所述p型GaN层表面的指定区域形成凹槽结构，并使所述含铝的III族氮化物半导体插入层的局部自所述凹槽结构内露出；在所述凹槽结构内形成第一电极，该第一电极与所述插入层形成肖特基接触；以及制作与所述外延结构层形成欧姆接触的第二电极和第三电极。本发明实施例提供的氮化镓电子器件可以克服现有技术的缺点，且具有结区稳定可控、正向导通好、反向耐压高、正向电流横向扩展好等优点。
-
Patent Agency Ranking
公开(公告)号：CN119766210A
公开(公告)日：2025-04-04
申请号：CN202411799794.2
申请日：2024-12-09
Applicant: 中国科学院苏州纳米技术与纳米仿生研究所
IPC: H03K5/24 , H03K17/04 , H03K17/687
Abstract: 本发明公开了一种比较器电路、具有不同阈值电压耗尽型器件及其制作方法。兼具高开关速度、高电压比较范围、高精度的比较器电路包括：第一耗尽型HEMT、第二耗尽型HEMT、第三耗尽型HEMT、第一增强型HEMT和第二增强型HEMT，所述第一耗尽型HEMT和所述第三耗尽型HEMT的阈值电压相等且大于所述第二耗尽型HEMT的阈值电压，所述第一增强型HEMT和第二增强型HEMT的阈值电压相同。本发明实现的包含高低阈值电压耗尽型器件的比较器电路具有兼顾高开关速度和高电压比较范围和精度的特点。
-
公开(公告)号：CN117727777A
公开(公告)日：2024-03-19
申请号：CN202311744331.1
申请日：2023-12-18
Applicant: 中国科学院苏州纳米技术与纳米仿生研究所
IPC: H01L29/47 , H01L29/872 , H01L29/778 , H01L29/40 , H01L21/28
Abstract: 本申请公开了一种肖特基结的特性调控方法、结构及其应用。所述特性调控方法包括：使金属电极与宽禁带半导体形成肖特基接触，该金属电极用于与宽禁带半导体接触的表面具有第一、第二区域，第一、第二区域分别由第一、第二金属形成，第二区域环绕第一区域设置，第二金属的功函数低于第一金属的功函数；以金属电极为掩膜对宽禁带半导体进行刻蚀形成台面结构；至少在台面结构的侧壁上制作场板结构；通过调整第一、第二金属中任一者的种类和/或任一者与宽禁带半导体的接触面积在金属电极与宽禁带半导体的接触面积中的占比，实现对肖特基结特性的调控。本申请可实现较大范围内的肖特基势垒高度的精细调控，同时提升关态特性，综合提高器件的电学性能。
-
公开(公告)号：CN118472016A
公开(公告)日：2024-08-09
申请号：CN202410544127.3
申请日：2024-04-30
Applicant: 中国科学院苏州纳米技术与纳米仿生研究所
IPC: H01L29/40 , H01L29/06 , H01L29/861 , H01L29/872 , H01L29/78 , H01L29/778
Abstract: 本发明公开了一种提高功率电子器件关态电学特性的终端结构及其制备方法。该终端结构包括：半导体结构以及介质层、金属电极，所述介质层层叠设置在所述半导体结构上，所述介质层的边缘具有侧壁面，所述金属电极的第一部分覆设在所述介质层的侧壁面上，所述金属电极的第二部分覆设在所述半导体结构上，所述金属电极与所述介质层、所述半导体结构形成金属‑介质‑半导体的场板结构。本发明通过分离边缘尖峰电场与漏电通道的空间位置，同时提出“自对准”工艺来制备该终端结构，可简化工艺步骤，降低生产成本，以达到击穿电压与关态漏电的同步优化的效果。
-
公开(公告)号：CN118263309A
公开(公告)日：2024-06-28
申请号：CN202410544762.1
申请日：2024-04-30
Applicant: 中国科学院苏州纳米技术与纳米仿生研究所
IPC: H01L29/778 , H01L29/40 , H01L21/335
Abstract: 本发明公开了一种具有p型半导体场板的增强型场效应晶体管及其制备方法。具有p型半导体场板的增强型场效应晶体管包括外延结构、MIS栅极结构以及源极、漏极，外延结构包括至少一异质结，异质结内具有载流子沟道，外延结构的栅极区域设置有栅极凹槽，载流子沟道被栅极凹槽隔断；MIS栅极结构包括p型半导体结构层、栅介质层、栅极和p型半导体场板，当向栅极施加正向电压时，p型半导体结构层内反型产生电子，位于栅极凹槽两侧的载流子沟道经电子电连接；p型半导体场栅极与漏极之间，在关态下，增强型场效应晶体管内部的电场被p型半导体场板束缚在p型半导体场板与漏极之间的区域。该具有p型半导体场板的增强型FET具有更高的可调节阈值电压。
-
公开(公告)号：CN116960182A
公开(公告)日：2023-10-27
申请号：CN202310912208.X
申请日：2023-07-24
Applicant: 中国科学院苏州纳米技术与纳米仿生研究所
IPC: H01L29/78 , H01L21/336 , H01L29/06
Abstract: 本发明公开了一种增强型场效应晶体管及其制备方法。增强型场效应晶体管包括外延结构、MIS/MOS栅极结构以及源极、漏极，所述外延结构包括至少一异质结，所述异质结内形成有载流子沟道，所述外延结构的栅极区域设置有栅极凹槽，所述栅极凹槽的槽底位于所述第一半导体层内，槽口位于所述第二半导体层，所述载流子沟道被所述栅极凹槽隔断；所述MIS/MOS栅极结构包括沿所述选定方向依次层叠设置的第三半导体层、栅介质层和栅极，当向所述栅极施加正向电压时，所述第三半导体层内反型产生电子，位于所述栅极凹槽两侧的所述载流子沟道经所述电子电连接。本发明具有更高的栅极正向击穿电压和阈值电压。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.198 seconds)
