-
Patent Agency Ranking
公开(公告)号：CN100570738C
公开(公告)日：2009-12-16
申请号：CN200610071011.4
申请日：2006-03-30
Applicant: 尔必达存储器株式会社 , 株式会社日立制作所
CPC classification number: G11C8/12 , G11C5/02 , G11C5/04 , G11C11/4074 , G11C11/4096 , H01L24/50
Abstract: 一种半导体存储器使用基础基片(101)，所述基础基片(101)具有命令/地址外部终端组(CA)、数据输入/输出外部终端组(DQ)、以及单个芯片选择外部终端(CS)，并且该半导体存储器还包括安装在基础基片(101)上的多个存储芯片(110到113)，每个所述存储芯片都能够单独地执行读写操作。终端(CA、DQ以及CS)连接到接口芯片(120)。接口芯片(120)具有芯片选择信号发生电路，其在经由终端(CA)馈送的地址信号的基础上以及经由终端(CS)馈送的芯片选择信号的基础上，能够单独地激活多个存储芯片(110到113)。
-
公开(公告)号：CN1841551A
公开(公告)日：2006-10-04
申请号：CN200610071011.4
申请日：2006-03-30
Applicant: 尔必达存储器株式会社 , 株式会社日立制作所
CPC classification number: G11C8/12 , G11C5/02 , G11C5/04 , G11C11/4074 , G11C11/4096 , H01L24/50
Abstract: 一种半导体存储器使用基础基片(101)，所述基础基片(101)具有命令/地址外部终端组(CA)、数据输入/输出外部终端组(DQ)、以及单个芯片选择外部终端(CS)，并且该半导体存储器还包括安装在基础基片(101)上的多个存储芯片(110到113)，每个所述存储芯片都能够单独地执行读写操作。终端(CA、DQ以及CS)连接到接口芯片(120)。接口芯片(120)具有芯片选择信号发生电路，其在经由终端(CA)馈送的地址信号的基础上以及经由终端(CS)馈送的芯片选择信号的基础上，能够单独地激活多个存储芯片(110到113)。
-
公开(公告)号：CN101026158A
公开(公告)日：2007-08-29
申请号：CN200710084103.0
申请日：2007-02-16
Applicant: 尔必达存储器株式会社
IPC: H01L27/02 , H01L23/522 , H01L23/528 , G11C11/4074 , G11C11/4099 , G11C7/14 , G11C5/14
CPC classification number: G11C7/1078 , G11C7/1084 , G11C7/109
Abstract: 一种半导体装置，进一步确保输入电路中的参照电压的噪声容限。上述半导体装置包括：焊盘(14)，输入参照电压(Vref)；输入电路(13)；电阻元件(R1)，连接在输入电路(13)的输入端与焊盘(14)之间；电容元件(C1)，连接在输入电路(13)的输入端与半导体芯片(11a)内的电源VDD之间；以及电容元件(C2)，连接在输入电路(13)的输入端与半导体芯片(11a)内的接地VSS之间。上述半导体装置，根据参照电压(Vref)的供电网的阻抗特性，确定电阻元件(R1)的电阻值。
-
公开(公告)号：CN105027092B
公开(公告)日：2018-01-30
申请号：CN201380069806.X
申请日：2013-03-27
Applicant: 株式会社日立制作所
Inventor： 植松裕 , 村冈谕 , 大坂英树 , 柴田正文 , 福村裕佑 , 渡边聪 , 柿田宏 , 出居昭男 , 上野仁 , 尾野孝之 , 宫川贵志 , 内藤伦典 , 隅仓大志 , 福田裕一
CPC classification number: G06F3/068 , G06F3/0611 , G06F3/0629 , G06F13/1694 , G11C5/04 , G11C7/10
Abstract: 在将作为高速存储器的DRAM和作为比DRAM低速但却是能够大容量化的非易失性存储器的闪存搭载于DIMM时，为了使CPU存储器总线处理量最大化，而部件配置就会成为问题。因此，本公开的存储器模块(DIMM)将存储器控制器配置于靠近插口端子一侧，将作为高速存储器的DRAM配置于其背面。将作为大容量存储器的闪存配置于远离插口端子的一侧。
-
公开(公告)号：CN105027092A
公开(公告)日：2015-11-04
申请号：CN201380069806.X
申请日：2013-03-27
Applicant: 株式会社日立制作所
Inventor： 植松裕 , 村冈谕 , 大坂英树 , 柴田正文 , 福村裕佑 , 渡边聪 , 柿田宏 , 出居昭男 , 上野仁 , 尾野孝之 , 宫川贵志 , 内藤伦典 , 隅仓大志 , 福田裕一
CPC classification number: G06F3/068 , G06F3/0611 , G06F3/0629 , G06F13/1694 , G11C5/04 , G11C7/10
Abstract: 在将作为高速存储器的DRAM和作为比DRAM低速但却是能够大容量化的非易失性存储器的闪存搭载于DIMM时，为了使CPU存储器总线处理量最大化，而部件配置就会成为问题。因此，本公开的存储器模块(DIMM)将存储器控制器配置于靠近插口端子一侧，将作为高速存储器的DRAM配置于其背面。将作为大容量存储器的闪存配置于远离插口端子的一侧。
-
-
-
-
Search Results
5
records
(took 0.04 seconds)
