-
公开(公告)号：CN1638121A
公开(公告)日：2005-07-13
申请号：CN200410061540.7
申请日：2004-12-24
Applicant: 尔必达存储器株式会社
IPC: H01L25/065 , H01L25/07 , H01L27/108 , G06F13/00
CPC classification number: H01L23/66 , G06F1/184 , G06F1/185 , G06F1/186 , G11C5/025 , H01L21/6835 , H01L23/49822 , H01L23/49833 , H01L23/50 , H01L2221/6834 , H01L2221/68368 , H01L2224/16 , H01L2924/01004 , H01L2924/0102 , H01L2924/01068 , H01L2924/13091 , H01L2924/15311 , H01L2924/19041 , H01L2924/30105 , H01L2924/3011 , H05K1/141 , H01L2924/00
Abstract: 通过使用内插器将包括若干层叠式DRAM芯片的COC DRAM安装在主板上。该内插器包括Si单元和PCB。该Si单元包括Si基板和绝缘层单元，该绝缘层中安装了配线。该PCB包括用于在该Si单元中的配线的参考面。在芯片组和该COC DRAM之间的配线布局对每一种信号是相同的。因此，提供了一种使得高速操作、低功耗和大容量成为可能的存储系统。
-
公开(公告)号：CN1499378A
公开(公告)日：2004-05-26
申请号：CN200310104555.2
申请日：2003-10-31
Applicant: 尔必达存储器株式会社
CPC classification number: G11C5/063
Abstract: 一种存储器模块，其包括至少一个CAR和多个设置的DRAM，以使多个DRAM在模块基底的一个表面和另一表面上彼此相近和相邻。DRAM被分为多个存储器组。这些存储器组的彼此相邻的存储器组彼此配对。这对存储器组中的一个是1阶存储器组，且另一个是2阶存储器组。这对存储器组通过具有有一短的短线的T形分支结构的短线路连接到CAR上。在信号接收侧的存储器组对中的一个执行开放端的职责。该主动终止由在信号非接收侧的存储器组对中另一个的终端电阻执行。于是，能够减少信号反射。
-
公开(公告)号：CN100444379C
公开(公告)日：2008-12-17
申请号：CN200410088107.2
申请日：2004-10-15
Applicant: 尔必达存储器株式会社
IPC: H01L25/00
CPC classification number: H01L23/544 , H01L25/0657 , H01L25/18 , H01L2223/5444 , H01L2224/16 , H01L2225/06513 , H01L2225/06527 , H01L2225/06572 , H01L2924/15311 , H01L2924/15331
Abstract: 每个层叠的存储芯片具有ID产生器电路，用来根据其制造工艺产生识别信息。由于存储芯片的制造工艺意味着工艺变化，即使ID产生器电路在设计上相同，各个ID产生器电路产生的ID彼此不同。存储控制器指示ID检测电路检测各个存储芯片的ID，并基于检测的ID单个地控制各个存储芯片。
-
公开(公告)号：CN1297902C
公开(公告)日：2007-01-31
申请号：CN200310104555.2
申请日：2003-10-31
Applicant: 尔必达存储器株式会社
CPC classification number: G11C5/063
Abstract: 一种存储器模块，其包括至少一个CAR和多个设置的DRAM，以使多个DRAM在模块基底的一个表面和另一表面上彼此相近和相邻。DRAM被分为多个存储器组。这些存储器组的彼此相邻的存储器组彼此配对。这对存储器组中的一个是1阶存储器组，且另一个是2阶存储器组。这对存储器组通过具有有一短的短线的T形分支结构的短线路连接到CAR上。在信号接收侧的存储器组对中的一个执行开放端的职责。该主动终止由在信号非接收侧的存储器组对中另一个的终端电阻执行。于是，本发明的存储器模块的构造使得能够在写入和/或读取高速信号期间减小波形失真并可靠达到存储器容量。
-
公开(公告)号：CN101026158A
公开(公告)日：2007-08-29
申请号：CN200710084103.0
申请日：2007-02-16
Applicant: 尔必达存储器株式会社
IPC: H01L27/02 , H01L23/522 , H01L23/528 , G11C11/4074 , G11C11/4099 , G11C7/14 , G11C5/14
CPC classification number: G11C7/1078 , G11C7/1084 , G11C7/109
Abstract: 一种半导体装置，进一步确保输入电路中的参照电压的噪声容限。上述半导体装置包括：焊盘(14)，输入参照电压(Vref)；输入电路(13)；电阻元件(R1)，连接在输入电路(13)的输入端与焊盘(14)之间；电容元件(C1)，连接在输入电路(13)的输入端与半导体芯片(11a)内的电源VDD之间；以及电容元件(C2)，连接在输入电路(13)的输入端与半导体芯片(11a)内的接地VSS之间。上述半导体装置，根据参照电压(Vref)的供电网的阻抗特性，确定电阻元件(R1)的电阻值。
-
Patent Agency Ranking
公开(公告)号：CN1260737C
公开(公告)日：2006-06-21
申请号：CN02127029.5
申请日：2002-07-26
Applicant: 尔必达存储器株式会社
IPC: G11C11/406 , G11C7/00 , G11C8/00
CPC classification number: G11C5/147 , H01L2924/0002 , H01L2924/00
Abstract: 一种带有电阻器的存储模块。用作阻抗调节器的该电阻器被直接或间接地与C/A寄存器的输出晶体管的输出端连接在一起。电阻器对从C/A总线的输入端看去C/A寄存器的输出阻抗进行调节，使得该输出阻抗在由C/A寄存器输出的内部信号的工作电压范围内基本上保持不变。该存储模块还带有一个用作上升时间/下降时间调节器的电容器，该电容器将内部信号的上升时间和下降时间调节至特定值以得到令人满意的波形。
-
公开(公告)号：CN100442503C
公开(公告)日：2008-12-10
申请号：CN200410061540.7
申请日：2004-12-24
Applicant: 尔必达存储器株式会社
IPC: H01L25/065 , H01L25/07 , H01L27/108 , G06F13/00
CPC classification number: H01L23/66 , G06F1/184 , G06F1/185 , G06F1/186 , G11C5/025 , H01L21/6835 , H01L23/49822 , H01L23/49833 , H01L23/50 , H01L2221/6834 , H01L2221/68368 , H01L2224/16 , H01L2924/01004 , H01L2924/0102 , H01L2924/01068 , H01L2924/13091 , H01L2924/15311 , H01L2924/19041 , H01L2924/30105 , H01L2924/3011 , H05K1/141 , H01L2924/00
Abstract: 通过使用内插器将包括若干层叠式DRAM芯片的COC DRAM安装在主板上。该内插器包括Si单元和PCB。该Si单元包括Si基板和绝缘层单元，该绝缘层中安装了配线。该PCB包括用于在该Si单元中的配线的参考面。在芯片组和该COC DRAM之间的配线布局对每一种信号是相同的。因此，提供了一种使得高速操作、低功耗和大容量成为可能的存储系统。
-
公开(公告)号：CN101419966A
公开(公告)日：2009-04-29
申请号：CN200810170330.X
申请日：2004-12-24
Applicant: 尔必达存储器株式会社
IPC: H01L25/065 , H01L23/498 , H01L25/00 , H01L25/18 , H01L23/50 , G11C5/02 , G06F1/18
CPC classification number: H01L23/66 , G06F1/184 , G06F1/185 , G06F1/186 , G11C5/025 , H01L21/6835 , H01L23/49822 , H01L23/49833 , H01L23/50 , H01L2221/6834 , H01L2221/68368 , H01L2224/16 , H01L2924/01004 , H01L2924/0102 , H01L2924/01068 , H01L2924/13091 , H01L2924/15311 , H01L2924/19041 , H01L2924/30105 , H01L2924/3011 , H05K1/141 , H01L2924/00
Abstract: 本发明提供一种半导体集成电路装置。通过使用内插器将包括若干层叠式DRAM芯片的COC DRAM安装在主板上。该内插器包括Si单元和PCB。该Si单元包括Si基板和绝缘层单元，该绝缘层中安装了配线。该PCB包括用于在该Si单元中的配线的参考面。在芯片组和该COC DRAM之间的配线布局对每一种信号是相同的。因此，提供了一种使得高速操作、低功耗和大容量成为可能的存储系统。
-
公开(公告)号：CN1610109A
公开(公告)日：2005-04-27
申请号：CN200410088107.2
申请日：2004-10-15
Applicant: 尔必达存储器株式会社
IPC: H01L25/00
CPC classification number: H01L23/544 , H01L25/0657 , H01L25/18 , H01L2223/5444 , H01L2224/16 , H01L2225/06513 , H01L2225/06527 , H01L2225/06572 , H01L2924/15311 , H01L2924/15331
Abstract: 每个层叠的存储芯片具有ID产生器电路，用来根据其制造工艺产生识别信息。由于存储芯片的制造工艺意味着工艺变化，即使ID产生器电路在设计上相同，各个ID产生器电路产生的ID彼此不同。存储控制器指示ID检测电路检测各个存储芯片的ID，并基于检测的ID单个地控制各个存储芯片。
-
公开(公告)号：CN1400609A
公开(公告)日：2003-03-05
申请号：CN02127029.5
申请日：2002-07-26
Applicant: 尔必达存储器株式会社
IPC: G11C11/406 , G11C7/00 , G11C8/00
CPC classification number: G11C5/147 , H01L2924/0002 , H01L2924/00
Abstract: 一种带有电阻器的存储模块。用作阻抗调节器的该电阻器被直接或间接地与C/A寄存器的输出晶体管的输出端连接在一起。电阻器对从C/A总线的输入端看去C/A寄存器的输出阻抗进行调节，使得该输出阻抗在由C/A寄存器输出的内部信号的工作电压范围内基本上保持不变。该存储模块还带有一个用作上升时间/下降时间调节器的电容器，该电容器将内部信号的上升时间和下降时间调节至特定值以得到令人满意的波形。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.031 seconds)
