公开(公告)号：CN109841616A

公开(公告)日：2019-06-04

申请号：CN201811131931.X

申请日：2018-09-27

Applicant: 富士电机株式会社

Inventor： 藤本卓巳

IPC: H01L27/07 ,  H01L29/06 ,  H01L21/82

Abstract: 本发明提供能够以低成本稳定地抑制堆垛层错的扩展的碳化硅半导体装置及碳化硅半导体装置的制造方法。碳化硅半导体装置具备第一导电型的半导体基板；第一导电型的第一半导体层；第二导电型的第二半导体层；第一导电型的第一半导体区；隔着栅绝缘膜设置在与被夹在第一半导体区与第一半导体层之间的第二半导体层的表面上的至少一部分相对的区域的栅电极；以及设置在第一半导体区和第二半导体层的表面的第一电极。浓度为1×1013/cm3以上且1×1015/cm3以下的质子被注入到半导体基板的、从第一半导体层侧的表面起算2μm以上的第一区，以及第一半导体层的、从半导体基板侧的表面起算3μm以上的第二区。

公开(公告)号：CN109841616B

公开(公告)日：2023-12-29

申请号：CN201811131931.X

申请日：2018-09-27

Applicant: 富士电机株式会社

Inventor： 藤本卓巳

IPC: H01L27/07 ,  H01L29/06 ,  H01L21/82

Abstract: 本发明提供能够以低成本稳定地抑制堆垛层错的扩展的碳化硅半导体装置及碳化硅半导体装置的制造方法。碳化硅半导体装置具备第一导电型的半导体基板；第一导电型的第一半导体层；第二导电型的第二半导体层；第一导电型的第一半导体区；隔着栅绝缘膜设置在与被夹在第一半导体区与第一半导体层之间的第二半导体层的表面上的至少一部分相对的区域的栅电极；以及设置在第一半导体区和第二半导体层的表面的第一电极。浓度为1×1013/cm3以上且1×15 310 /cm以下的质子被注入到半导体基板的、从第一半导体层侧的表面起算2μm以上的第一区，以及第一半导体层的、从半导体基板侧的表面起算3μm以上的第二区。

公开(公告)号：CN106796956B

公开(公告)日：2020-11-27

申请号：CN201580054438.0

申请日：2015-12-16

Applicant: 富士电机株式会社

Inventor： 熊谷直树 ,  堤岳志 ,  酒井善行 ,  大西泰彦 ,  藤本卓巳 ,  福田宪司 ,  原田信介 ,  岡本光央

IPC: H01L29/78 ,  H01L21/28 ,  H01L29/12 ,  H01L29/739

Abstract: 本发明的目的在于提供碳化硅半导体装置及碳化硅半导体装置的制造方法。在碳化硅半导体衬底的正面侧设有由p‑型阱层(4)、n+型源区(6)、栅极绝缘膜(8)和栅极(9)组成的MOS栅极结构。层间绝缘膜(10)以覆盖栅极(9)的方式设置，并与栅极绝缘膜(8)接触。钛膜(16)隔着氮化钛膜(11)覆盖层间绝缘膜(10)。源极(14)以不与层间绝缘膜(10)接触的方式设置在钛膜(16)的表面。此外，源极(14)经由钛膜(16)和正面硅化物层(12)与p‑型阱层(4)和n+型源区(6)电连接。钛膜具有在高温动作时吸附或屏蔽从源极(14)产生的氢原子或氢离子的功能。据此，能稳定获得预定的电特性，提高可靠性。

公开(公告)号：CN106796956A

公开(公告)日：2017-05-31

申请号：CN201580054438.0

申请日：2015-12-16

Applicant: 富士电机株式会社

Inventor： 熊谷直树 ,  堤岳志 ,  酒井善行 ,  大西泰彦 ,  藤本卓巳 ,  福田宪司 ,  原田信介 ,  岡本光央

IPC: H01L29/78 ,  H01L21/28 ,  H01L29/12 ,  H01L29/739

Abstract: 本发明的目的在于提供碳化硅半导体装置及碳化硅半导体装置的制造方法。在碳化硅半导体衬底的正面侧设有由p‑型阱层(4)、n+型源区(6)、栅极绝缘膜(8)和栅极(9)组成的MOS栅极结构。层间绝缘膜(10)以覆盖栅极(9)的方式设置，并与栅极绝缘膜(8)接触。钛膜(16)隔着氮化钛膜(11)覆盖层间绝缘膜(10)。源极(14)以不与层间绝缘膜(10)接触的方式设置在钛膜(16)的表面。此外，源极(14)经由钛膜(16)和正面硅化物层(12)与p‑型阱层(4)和n+型源区(6)电连接。钛膜具有在高温动作时吸附或屏蔽从源极(14)产生的氢原子或氢离子的功能。据此，能稳定获得预定的电特性，提高可靠性。

公开(公告)号：CN102484073B

公开(公告)日：2015-07-22

申请号：CN201080021483.3

申请日：2010-07-29

Applicant: 富士电机株式会社

Inventor： 新村康 ,  渡边庄太 ,  高桥英纪 ,  藤本卓巳 ,  西村武义 ,  若林孝昌

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7811 ,  H01L21/266 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/063 ,  H01L29/0638 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/66712 ,  H01L29/66727 ,  H01L29/7395 ,  H01L29/7802

Abstract: 屏蔽氧化膜在n-漂移层(2)上形成，并且氮化膜在屏蔽氧化膜上形成，该n-漂移层(2)设置在n型低电阻层(1)的前侧。使用第一掩模来光蚀刻氮化膜，并且由此形成氮化屏蔽膜(61)。浓度比n-漂移层高的n型杂质离子经由氮化屏蔽膜(61)从半导体衬底的前侧植入并进行热扩散，并且由此形成n对层(7)。去除屏蔽氧化膜。形成栅氧化膜(3a)。栅电极(9)在栅氧化膜(3a)上形成。使用栅电极(9)和氮化屏蔽膜(61)作为掩模从半导体衬底的前侧植入p型杂质离子，并且由此形成p-阱区(10)。使用栅电极(9)和氮化屏蔽膜(61)作为掩模从半导体衬底的前侧植入n型杂质离子，并且由此形成n源区(11)。

公开(公告)号：CN102484073A

公开(公告)日：2012-05-30

申请号：CN201080021483.3

申请日：2010-07-29

Applicant: 富士电机株式会社

Inventor： 新村康 ,  渡边庄太 ,  高桥英纪 ,  藤本卓巳 ,  西村武义 ,  若林孝昌

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7811 ,  H01L21/266 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/063 ,  H01L29/0638 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/66712 ,  H01L29/66727 ,  H01L29/7395 ,  H01L29/7802

Abstract: 屏蔽氧化膜在n-漂移层(2)上形成，并且氮化膜在屏蔽氧化膜上形成，该n-漂移层(2)设置在n型低电阻层(1)的前侧。使用第一掩模来光蚀刻氮化膜，并且由此形成氮化屏蔽膜(61)。浓度比n-漂移层高的n型杂质离子经由氮化屏蔽膜(61)从半导体衬底的前侧植入并进行热扩散，并且由此形成n对层(7)。去除屏蔽氧化膜。形成栅氧化膜(3a)。栅电极(9)在栅氧化膜(3a)上形成。使用栅电极(9)和氮化屏蔽膜(61)作为掩模从半导体衬底的前侧植入p型杂质离子，并且由此形成p-阱区(10)。使用栅电极(9)和氮化屏蔽膜(61)作为掩模从半导体衬底的前侧植入n型杂质离子，并且由此形成n源区(11)。