公开(公告)号：CN105940498A

公开(公告)日：2016-09-14

申请号：CN201580006779.0

申请日：2015-03-11

Applicant: 富士电机株式会社 ,  独立行政法人产业技术总合研究所

Inventor： 须原纪之 ,  堤岳志 ,  巻渕阳一 ,  荒岡干 ,  福田宪司 ,  原田信介 ,  岡本光央

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L29/12 ,  H01L29/417

Abstract: 本发明的碳化硅半导体装置具有：n+型碳化硅基板(1)；n型碳化硅外延层(2)；p+型基区(3)，其选择性地形成于n型碳化硅外延层(2)的表面层；n+型源区(6)，其选择性地生成于p+型基区(3)内；TiN膜(11)和Ni膜(12)，其作为电连接到n+型源区(6)而形成的源电极；栅绝缘膜(8)，其形成于p+型基区(3)的被n型碳化硅外延层(2)与n+型源区(6)所夹的部分的表面上；栅电极(9)，其形成于栅绝缘膜(8)上；漏电极，其形成于n+型碳化硅基板(1)的背面侧；以及半导体装置用的金属配线，其与作为源电极的TiN膜(11)和Ni膜(12)连接，以铝作为材料而形成，并在该形成后通过低温氮退火形成，即使在高温下对栅极施加负电压，也能够抑制阈值电压的降低。

公开(公告)号：CN105940498B

公开(公告)日：2019-12-10

申请号：CN201580006779.0

申请日：2015-03-11

Applicant: 富士电机株式会社 ,  独立行政法人产业技术总合研究所

Inventor： 须原纪之 ,  堤岳志 ,  巻渕阳一 ,  荒岡干 ,  福田宪司 ,  原田信介 ,  岡本光央

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L29/12 ,  H01L29/417

Abstract: 本发明的碳化硅半导体装置具有：n+型碳化硅基板(1)；n型碳化硅外延层(2)；p+型基区(3)，其选择性地形成于n型碳化硅外延层(2)的表面层；n+型源区(6)，其选择性地生成于p+型基区(3)内；TiN膜(11)和Ni膜(12)，其作为电连接到n+型源区(6)而形成的源电极；栅绝缘膜(8)，其形成于p+型基区(3)的被n型碳化硅外延层(2)与n+型源区(6)所夹的部分的表面上；栅电极(9)，其形成于栅绝缘膜(8)上；漏电极，其形成于n+型碳化硅基板(1)的背面侧；以及半导体装置用的金属配线，其与作为源电极的TiN膜(11)和Ni膜(12)连接，以铝作为材料而形成，并在该形成后通过低温氮退火形成，即使在高温下对栅极施加负电压，也能够抑制阈值电压的降低。

公开(公告)号：CN105531802A

公开(公告)日：2016-04-27

申请号：CN201480039085.2

申请日：2014-07-09

Applicant: 富士电机株式会社

Inventor： 巻渕阳一 ,  堤岳志 ,  荒岡干 ,  岡本光央 ,  福田宪司

IPC: H01L21/336 ,  H01L21/316 ,  H01L21/322 ,  H01L21/324 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L21/02337 ,  H01L21/049 ,  H01L29/1608 ,  H01L29/51 ,  H01L29/518 ,  H01L29/78 ,  H01L29/94

Abstract: 在碳化硅半导体的基板上形成一层或多层氧化膜或氮化膜或者氮氧化膜作为栅极绝缘膜，之后进行热处理。形成栅极绝缘膜之后的热处理在不含有O2而含有H2和H2O的气氛中进行预定时间。由此，能够在包括碳化硅基板与栅极绝缘膜的界面的有限的区域使氢基或羟基偏析。氢基或羟基偏析的区域的宽度可以为0.5nm～10nm。由此，能够降低界面态密度，能够实现高的沟道迁移率。

公开(公告)号：CN106796956B

公开(公告)日：2020-11-27

申请号：CN201580054438.0

申请日：2015-12-16

Applicant: 富士电机株式会社

Inventor： 熊谷直树 ,  堤岳志 ,  酒井善行 ,  大西泰彦 ,  藤本卓巳 ,  福田宪司 ,  原田信介 ,  岡本光央

IPC: H01L29/78 ,  H01L21/28 ,  H01L29/12 ,  H01L29/739

Abstract: 本发明的目的在于提供碳化硅半导体装置及碳化硅半导体装置的制造方法。在碳化硅半导体衬底的正面侧设有由p‑型阱层(4)、n+型源区(6)、栅极绝缘膜(8)和栅极(9)组成的MOS栅极结构。层间绝缘膜(10)以覆盖栅极(9)的方式设置，并与栅极绝缘膜(8)接触。钛膜(16)隔着氮化钛膜(11)覆盖层间绝缘膜(10)。源极(14)以不与层间绝缘膜(10)接触的方式设置在钛膜(16)的表面。此外，源极(14)经由钛膜(16)和正面硅化物层(12)与p‑型阱层(4)和n+型源区(6)电连接。钛膜具有在高温动作时吸附或屏蔽从源极(14)产生的氢原子或氢离子的功能。据此，能稳定获得预定的电特性，提高可靠性。

公开(公告)号：CN106796956A

公开(公告)日：2017-05-31

申请号：CN201580054438.0

申请日：2015-12-16

Applicant: 富士电机株式会社

Inventor： 熊谷直树 ,  堤岳志 ,  酒井善行 ,  大西泰彦 ,  藤本卓巳 ,  福田宪司 ,  原田信介 ,  岡本光央

IPC: H01L29/78 ,  H01L21/28 ,  H01L29/12 ,  H01L29/739

Abstract: 本发明的目的在于提供碳化硅半导体装置及碳化硅半导体装置的制造方法。在碳化硅半导体衬底的正面侧设有由p‑型阱层(4)、n+型源区(6)、栅极绝缘膜(8)和栅极(9)组成的MOS栅极结构。层间绝缘膜(10)以覆盖栅极(9)的方式设置，并与栅极绝缘膜(8)接触。钛膜(16)隔着氮化钛膜(11)覆盖层间绝缘膜(10)。源极(14)以不与层间绝缘膜(10)接触的方式设置在钛膜(16)的表面。此外，源极(14)经由钛膜(16)和正面硅化物层(12)与p‑型阱层(4)和n+型源区(6)电连接。钛膜具有在高温动作时吸附或屏蔽从源极(14)产生的氢原子或氢离子的功能。据此，能稳定获得预定的电特性，提高可靠性。