-
公开(公告)号：CN109216286B
公开(公告)日：2023-09-19
申请号：CN201810165948.0
申请日：2018-02-28
Applicant: 富士电机株式会社
IPC: H01L23/00 , H01L23/498
Abstract: 本发明提供一种半导体装置，其能够抑制构成部件相对于电路图案的接合强度的下降。在半导体装置(10)中，电路图案(12b、12e、12h)在彼此对置的侧面分别形成有保护膜(12b2、12e1、12e4、12h2)，不对形成了这些保护膜(12b2、12e1、12e4、12h2)的侧面以外的面进行电镀处理等。因此，如果将半导体元件(15a、15b、15d)和接触部件(16b、16f)直接经由焊料(18h、18i、18l、18b、18f)接合到电路图案(12b、12e、12h)，则抑制焊料(18h、18i、18l、18b、18f)相对于多个电路图案(12b、12e、12h)的润湿性的下降。
-
公开(公告)号：CN109564908A
公开(公告)日：2019-04-02
申请号：CN201780048582.2
申请日：2017-12-07
Applicant: 富士电机株式会社
Abstract: 提供一种能够抑制绝缘电路基板的形状变化、提高散热性的半导体装置及其制造方法。半导体装置具备：绝缘电路基板(3a、3b、3c)，其搭载有半导体芯片(7)；以及壳体(1a)，其至少在形成相向的2个边的一组侧壁部分别具有与绝缘电路基板(3a、3b、3c)接合的接合区域(8)，接合区域(8)的形状是在2个边的延伸方向上的中央比两端向绝缘电路基板(3a、3b、3c)侧突出的圆弧状。
-
公开(公告)号：CN108630618B
公开(公告)日：2024-02-27
申请号：CN201810093644.8
申请日：2018-01-31
Applicant: 富士电机株式会社
IPC: H01L23/043
Abstract: 本发明的半导体装置能够维持焊料厚度，在防止接触部件的接合强度的降低的同时，防止焊料向接触部件的中空孔的扩散。当使接触部件(19)时，在接合区(13a1)内维持焊料(19)的焊料厚度。因此，能够维持接触部件(17)与焊料(19)的接触面积，且能够维持将接触部件(17)与导电图案(13a)接合的焊料(19)的焊料厚度。另外，由于在接合区(13a1)内维持了适当的量的焊料(19)，所以不需要预先大量涂布焊料(19)的量。因此，能够抑制因将接触部件(17)接合到导电图案(13a)时的加热而带来的焊料(19)向接触部件(17)的中空孔(17b)的扩散。(17)配置于凹状的接合区(13a1)后固化焊料
-
公开(公告)号：CN109564908B
公开(公告)日：2022-06-24
申请号：CN201780048582.2
申请日：2017-12-07
Applicant: 富士电机株式会社
Abstract: 提供一种能够抑制绝缘电路基板的形状变化、提高散热性的半导体装置及其制造方法。半导体装置具备：绝缘电路基板(3a、3b、3c)，其搭载有半导体芯片(7)；以及壳体(1a)，其至少在形成相向的2个边的一组侧壁部分别具有与绝缘电路基板(3a、3b、3c)接合的接合区域(8)，接合区域(8)的形状是在2个边的延伸方向上的中央比两端向绝缘电路基板(3a、3b、3c)侧突出的圆弧状。
-
公开(公告)号：CN103000559B
公开(公告)日：2016-03-23
申请号：CN201210342534.3
申请日：2012-09-14
Applicant: 富士电机株式会社
CPC classification number: H01L24/32 , H01L2224/32014 , H01L2224/45124 , H01L2224/48091 , H01L2224/73265 , H01L2924/1305 , H01L2924/13055 , H01L2924/15787 , H01L2924/00014 , H01L2924/00
Abstract: 本发明公开能够防止减压焊接接合工艺中产生的熔融焊料飞沫的飞散，并抑制前述飞沫引起的半导体芯片的污染或故障的产生的半导体芯片的定位夹具，该半导体芯片的定位夹具在将半导体芯片焊接于设置在绝缘电路基板的金属薄板上时使用，所述定位夹具具有用于嵌合所述半导体芯片的贯通孔，所述贯通孔的下端部具有切入部，该切入部为以面向所述半导体芯片的方式被切入的空间。
-
Patent Agency Ranking
-
公开(公告)号：CN113257776A
公开(公告)日：2021-08-13
申请号：CN202011558639.3
申请日：2020-12-25
Applicant: 富士电机株式会社
IPC: H01L23/498 , H01L23/00
Abstract: 本发明提供半导体装置，能够抑制对绝缘电路基板的损伤的产生。在多个电路图案(12)中的与绝缘板(11)的外缘部面对的外缘角部(R1)～(R50)，与绝缘板(11)的角部对应的外缘角部(R1、R20、R25、R44)的曲率小于不与绝缘板(11)的角部对应的外缘角部(R2～R19、R21～R24、R26～R43、R45～R50)的曲率。因此，能够缓和对绝缘板(11)的外缘部产生的热应力。特别地，在绝缘板(11)的外缘部，能够缓和对角部产生的更大的热应力。因而，能够抑制绝缘电路基板(10)的损伤的产生，能够防止半导体装置(50)的可靠性降低。
-
公开(公告)号：CN108630618A
公开(公告)日：2018-10-09
申请号：CN201810093644.8
申请日：2018-01-31
Applicant: 富士电机株式会社
IPC: H01L23/043
Abstract: 本发明的半导体装置能够维持焊料厚度，在防止接触部件的接合强度的降低的同时，防止焊料向接触部件的中空孔的扩散。当使接触部件(17)配置于凹状的接合区(13a1)后固化焊料(19)时，在接合区(13a1)内维持焊料(19)的焊料厚度。因此，能够维持接触部件(17)与焊料(19)的接触面积，且能够维持将接触部件(17)与导电图案(13a)接合的焊料(19)的焊料厚度。另外，由于在接合区(13a1)内维持了适当的量的焊料(19)，所以不需要预先大量涂布焊料(19)的量。因此，能够抑制因将接触部件(17)接合到导电图案(13a)时的加热而带来的焊料(19)向接触部件(17)的中空孔(17b)的扩散。
-
公开(公告)号：CN106169453B
公开(公告)日：2020-11-27
申请号：CN201610206064.6
申请日：2016-04-05
Applicant: 富士电机株式会社
IPC: H01L23/488 , H01L21/60
Abstract: 本发明提供一种能够消除组装不良的半导体装置、金属部件以及半导体装置的制造方法。通过焊料将筒状接触部件的一个开放端的凸缘接合于绝缘基板的导电性板上。外部电极用端子嵌合在筒状接触部件的主体筒部。筒状接触部件具有从主体筒部的内壁朝内侧突出的突起部。突起部设置为在筒状接触部件的一个开放端侧遍及主体筒部的内壁的整个周。突起部具有根据将外部电极用端子压入主体筒部时的负重而变形的厚度(t1)。将突起部的配置高度(h1)设定为以下高度，即通过在主体筒部的内壁与插入到主体筒部的预定深度为止的外部电极用端子的下端部之间形成间隙的方式，能够尽可能地拦截爬升至主体筒部的内壁的焊料。
-
公开(公告)号：CN110943047A
公开(公告)日：2020-03-31
申请号：CN201910661160.3
申请日：2019-07-22
Applicant: 富士电机株式会社
Abstract: 本发明提供一种半导体装置的制造方法，能够将多个不同的部件适当地接合在导电板上。准备在正面设定有第一配置区域、以及位于高度与第一配置区域不同的位置的第二配置区域的导电板。接着，在第一配置区域涂敷第一接合材料，在第二配置区域涂敷与第一接合材料不同的第二接合材料。接着，能够经由第一接合材料将第一部件接合在第一配置区域，并经由第二接合材料将第二部件接合在第二配置区域。在该情况下，在导电板，设定在正面的第一配置区域与第二配置区域的高度不同。因此，通过例如利用孔版印刷来灵活使用掩模，从而能够在第一配置区域和第二配置区域分别涂敷适用于第一部件和第二部件的不同的第一接合材料和第二接合材料。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.022 seconds)
