-
公开(公告)号：CN118969748A
公开(公告)日：2024-11-15
申请号：CN202410228035.4
申请日：2024-02-29
Applicant: 富士电机株式会社
Inventor： 矶崎诚
IPC: H01L23/367 , H01L23/48 , H02M1/00
Abstract: 本发明涉及半导体模块和散热底座。在半导体模块和散热底座中，防止由散热底座的紧固时的变形导致的布线板的损伤。半导体模块(2)具备：半导体元件(5A、5B)；布线板(4)，该半导体元件安装于该布线板；以及散热底座(3)，其具有第1面(301)和位于与该第1面相反的一侧的第2面(302)，该布线板接合于该第1面。该散热底座以第2面(302)成为凸状的曲面的方式翘曲，在散热底座(3)的第1面(301)的多个角部设有紧固孔(303)，散热底座(3)在第1面(301)中的除了接合有布线板(4)的第1区域(A1)以外的第2区域(A2)具有位于紧固孔(303)的周围且与第1面(301)的周缘(301a)连续地设置的凹部(304、305、306、307)。
-
公开(公告)号：CN105027279A
公开(公告)日：2015-11-04
申请号：CN201480007409.4
申请日：2014-03-11
Applicant: 富士电机株式会社
Inventor： 矶崎诚
CPC classification number: H01L24/13 , H01L23/49811 , H01L23/49844 , H01L2224/13011 , H01L2224/13017 , H01L2224/45124 , H01L2224/48091 , H01L2224/48137 , H05K3/3426 , H05K2201/10916 , H05K2201/2036 , Y02P70/613 , H01L2924/00014
Abstract: 本发明所提供的接触部件，即使为了防止焊料向上爬的问题而减少焊料的量，并且在筒状的接触部件的圆筒内部未填充焊料的焊接状态下，也能得到与现有焊接强度相同或更大的焊接强度。具有嵌合外部端子(101)的中空孔的筒状的接触部件在端部具备直径比该筒型的外径大的凸缘(6)，凸缘(6)的端面(6a)具备平坦的底面和从筒的内周端朝向凸缘外周端的凹部(7)，在通过凸缘端面(6a)与构成半导体模块的绝缘基板(2)表面的预定的金属区域焊接的筒状的接触部件(3)中，焊接时与焊料(11)接触的凸缘(6)面在接触部件的筒内部下端具有切口部，或者凸缘(6)的外周的高度为接触部件的筒部分的厚度的两倍以上。
-
公开(公告)号：CN115004359A
公开(公告)日：2022-09-02
申请号：CN202180010705.X
申请日：2021-07-01
Applicant: 富士电机株式会社
Inventor： 矶崎诚
IPC: H01L23/36
Abstract: 本发明提供降低因热量引起的翘曲的产生的半导体装置。绝缘电路基板(2)所包括的基底板(5)、树脂层(4)及电路图案(3)的热膨胀系数之差小，能够减小因热量引起的绝缘电路基板(2)的翘曲。另外，半导体芯片(6a、6b)以使侧端部从电路图案(3)的外周端部向内侧离开预定的距离D1以上的方式接合在电路图案(3)的电路正面。因此，半导体芯片(6a、6b)所对应的电路图案(3)的热扩散部(7a、7b)不被干涉，能够抑制电路图案(3)相对于半导体芯片(6a、6b)的散热性的降低。因此，能够抑制半导体装置(1)的散热性的降低以及长期可靠性的降低。
-
公开(公告)号：CN113228265A
公开(公告)日：2021-08-06
申请号：CN202080007759.6
申请日：2020-06-01
Applicant: 富士电机株式会社
IPC: H01L23/498 , H01L23/49 , H01L23/495 , H01L23/14 , H01L27/06 , H01L29/739
Abstract: 扩大额定电流并且还抑制电路图案的异常过热。半导体组件(1)的电路构造包括：绝缘电路基板(3)，其在绝缘板(30)的上表面形成电路图案(31)而成；以及半导体元件(4)，其配置于电路图案的上表面。电路图案具有：直部(35a)，其沿规定方向延伸；以及角部(35b)，其向与直部的延伸方向不同的方向弯曲。在直部的上表面配置有布线构件(W6)，该布线构件(W6)偏向角部的外周侧地沿着直部的延伸方向配置。
-
公开(公告)号：CN112447687A
公开(公告)日：2021-03-05
申请号：CN202010596352.3
申请日：2020-06-28
Applicant: 富士电机株式会社
Inventor： 矶崎诚
Abstract: 提供能够使外部连接端子保持垂直的半导体装置以及半导体装置的制造方法。在外部连接端子(19)的侧面的与插通孔(22a)重叠的交叉区域，具备相对于外部连接端子(19)对于插通孔(22a)的插穿方向，向外部连接端子(19)侧倾斜的倾斜面(19d1)。在接触部件(17)相对于陶瓷电路基板(14)的主面倾斜安装的情况下，与之相伴，外部连接端子(19)也倾斜。这样的外部连接端子(19)若插穿上盖板(22)的插通孔(22a)，则通过引导部(19d)的倾斜面(19d1)而被引导为相对于陶瓷电路基板(14)的主面垂直来使上盖板(22)安装。因而，能够将从外装壳(20)的上盖板(22)突出的外部连接端子(19)安装于印刷电路基板的适合的位置，能够实现组装性的提高。
-
Patent Agency Ranking
公开(公告)号：CN105027279B
公开(公告)日：2018-02-13
申请号：CN201480007409.4
申请日：2014-03-11
Applicant: 富士电机株式会社
Inventor： 矶崎诚
CPC classification number: H01L24/13 , H01L23/49811 , H01L23/49844 , H01L2224/13011 , H01L2224/13017 , H01L2224/45124 , H01L2224/48091 , H01L2224/48137 , H05K3/3426 , H05K2201/10916 , H05K2201/2036 , Y02P70/613 , H01L2924/00014
Abstract: 本发明所提供的接触部件，即使为了防止焊料向上爬的问题而减少焊料的量，并且在筒状的接触部件的圆筒内部未填充焊料的焊接状态下，也能得到与现有焊接强度相同或更大的焊接强度。具有嵌合外部端子(101)的中空孔的筒状的接触部件在端部具备直径比该筒型的外径大的凸缘(6)，凸缘(6)的端面(6a)具备平坦的底面和从筒的内周端朝向凸缘外周端的凹部(7)，在通过凸缘端面(6a)与构成半导体模块的绝缘基板(102)表面的预定的金属区域焊接的筒状的接触部件(3)中，焊接时与焊料(11)接触的凸缘(6)面在接触部件的筒内部下端具有切口部，或者凸缘(6)的外周的高度为接触部件的筒部分的厚度的两倍以上。
-
公开(公告)号：CN113228265B
公开(公告)日：2024-09-24
申请号：CN202080007759.6
申请日：2020-06-01
Applicant: 富士电机株式会社
IPC: H01L23/498 , H01L23/49 , H01L23/495 , H01L23/14 , H01L27/06 , H01L29/739
Abstract: 扩大额定电流并且还抑制电路图案的异常过热。半导体组件(1)的电路构造包括：绝缘电路基板(3)，其在绝缘板(30)的上表面形成电路图案(31)而成；以及半导体元件(4)，其配置于电路图案的上表面。电路图案具有：直部(35a)，其沿规定方向延伸；以及角部(35b)，其向与直部的延伸方向不同的方向弯曲。在直部的上表面配置有布线构件(W6)，该布线构件(W6)偏向角部的外周侧地沿着直部的延伸方向配置。
-
公开(公告)号：CN111418049B
公开(公告)日：2023-12-08
申请号：CN201980006085.5
申请日：2019-04-25
Applicant: 富士电机株式会社
IPC: H01L21/60
Abstract: 本发明提供一种能够抑制内部的异常过热的发生的半导体装置。所述半导体装置具有电路图案(13a、15a)，该电路图案具有导通区(13a1、15a1)、以及经由连通部(13a2、15a2)与导通区(13a1、15a1)连通的布线区(13a3、15a3)。另外，具有电路图案(13b、14b)，该电路图案具有导通区(13b1、14b1)、以及经由连通部(13b2、14b2)与导通区(13b1、14b1)连通并且与布线区(13a3、15a3)分离预定间隔地相对的布线区(13b3、14b3)。而且，具备将布线区(13a3、15a3)与布线区(13b3、14b3)电连接的导线。此时，在从导线的布线方向(W1、W2)观察时，连通部(13a2、15a2)与连通部(13b2、14b2)分离。
-
公开(公告)号：CN116250079A9
公开(公告)日：2023-07-18
申请号：CN202180065550.X
申请日：2021-11-01
Applicant: 富士电机株式会社
IPC: H01L23/13
Abstract: 本发明提供能够防止陶瓷层叠基板的劣化的半导体装置。陶瓷板(20)为板状，具备正面以及与正面相反一侧的背面，并且具备多个陶瓷粒子。金属层(30)被施加高电位的电压，与陶瓷板(20)的正面接合，与半导体芯片电连接，并包含铜。金属层(40)被施加低电位的电压，与陶瓷板(20)的背面接合，并包含铜。中间层(50b)形成于陶瓷板(20)的背面和金属层(40)之间，包含具备镁的氧化物即具备镁的氧化物(51b)。陶瓷层叠基板(10)即使在高温下被施加了高电压，也通过包含于陶瓷板(20)与金属层(40)之间的具备镁的氧化物(51b)来抑制金属层(40)相对于陶瓷板(20)的接合性的降低。
-
公开(公告)号：CN116250079A
公开(公告)日：2023-06-09
申请号：CN202180065550.X
申请日：2021-11-01
Applicant: 富士电机株式会社
IPC: H01L23/13
Abstract: 本发明提供能够防止陶瓷层叠基板的劣化的半导体装置。陶瓷板(20)为板状，具备正面以及与正面相反一侧的背面，并且具备多个陶瓷粒子。金属层(30)被施加高电位的电压，与陶瓷板(20)的正面接合，与半导体芯片电连接，并包含铜。金属层(40)被施加低电位的电压，与陶瓷板(20)的背面接合，并包含铜。中间层(50b)形成于陶瓷板(20)的背面和金属层(40)之间，包含具备镁的氧化物即具备镁的氧化物(51b)。陶瓷层叠基板(10)即使在高温下被施加了高电压，也通过包含于陶瓷板(20)与金属层(40)之间的具备镁的氧化物(51b)来抑制金属层(40)相对于陶瓷板(20)的接合性的降低。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.021 seconds)
