公开(公告)号：CN116250079A9

公开(公告)日：2023-07-18

申请号：CN202180065550.X

申请日：2021-11-01

Applicant: 富士电机株式会社

Inventor： 高桥圣一 ,  下田将義 ,  矶崎诚

IPC: H01L23/13

Abstract: 本发明提供能够防止陶瓷层叠基板的劣化的半导体装置。陶瓷板(20)为板状，具备正面以及与正面相反一侧的背面，并且具备多个陶瓷粒子。金属层(30)被施加高电位的电压，与陶瓷板(20)的正面接合，与半导体芯片电连接，并包含铜。金属层(40)被施加低电位的电压，与陶瓷板(20)的背面接合，并包含铜。中间层(50b)形成于陶瓷板(20)的背面和金属层(40)之间，包含具备镁的氧化物即具备镁的氧化物(51b)。陶瓷层叠基板(10)即使在高温下被施加了高电压，也通过包含于陶瓷板(20)与金属层(40)之间的具备镁的氧化物(51b)来抑制金属层(40)相对于陶瓷板(20)的接合性的降低。

公开(公告)号：CN116250079A

公开(公告)日：2023-06-09

申请号：CN202180065550.X

申请日：2021-11-01

Applicant: 富士电机株式会社

Inventor： 高桥圣一 ,  下田将義 ,  矶崎诚

IPC: H01L23/13

Abstract: 本发明提供能够防止陶瓷层叠基板的劣化的半导体装置。陶瓷板(20)为板状，具备正面以及与正面相反一侧的背面，并且具备多个陶瓷粒子。金属层(30)被施加高电位的电压，与陶瓷板(20)的正面接合，与半导体芯片电连接，并包含铜。金属层(40)被施加低电位的电压，与陶瓷板(20)的背面接合，并包含铜。中间层(50b)形成于陶瓷板(20)的背面和金属层(40)之间，包含具备镁的氧化物即具备镁的氧化物(51b)。陶瓷层叠基板(10)即使在高温下被施加了高电压，也通过包含于陶瓷板(20)与金属层(40)之间的具备镁的氧化物(51b)来抑制金属层(40)相对于陶瓷板(20)的接合性的降低。