公开(公告)号：CN119480831A

公开(公告)日：2025-02-18

申请号：CN202410816387.1

申请日：2024-06-24

Applicant: 富士电机株式会社

Inventor： 高桥圣一

IPC: H01L23/495 ,  H01L23/49 ,  H01L21/48 ,  H01L21/56

Abstract: 本发明提供一种防止绝缘密封部件的气泡、剥离及结露的发生，实现绝缘可靠性的提高的半导体装置及半导体装置的制造方法。半导体装置具有：绝缘基板，其具备多个布线图案；半导体芯片、其配置于多个布线图案中的至少一个布线图案上；金属线，其与半导体芯片电连接；以及壳体，其将绝缘基板配置于底部。另外，绝缘密封部件针对被绝缘基板和壳体包围的区域，从绝缘基板的上表面起覆盖半导体芯片，并在该区域填充至使金属线的至少一部分露出的深度。

公开(公告)号：CN113228265A

公开(公告)日：2021-08-06

申请号：CN202080007759.6

申请日：2020-06-01

Applicant: 富士电机株式会社

Inventor： 矶崎诚 ,  高桥圣一

IPC: H01L23/498 ,  H01L23/49 ,  H01L23/495 ,  H01L23/14 ,  H01L27/06 ,  H01L29/739

Abstract: 扩大额定电流并且还抑制电路图案的异常过热。半导体组件(1)的电路构造包括：绝缘电路基板(3)，其在绝缘板(30)的上表面形成电路图案(31)而成；以及半导体元件(4)，其配置于电路图案的上表面。电路图案具有：直部(35a)，其沿规定方向延伸；以及角部(35b)，其向与直部的延伸方向不同的方向弯曲。在直部的上表面配置有布线构件(W6)，该布线构件(W6)偏向角部的外周侧地沿着直部的延伸方向配置。

公开(公告)号：CN113498273A

公开(公告)日：2021-10-12

申请号：CN202110101962.6

申请日：2021-01-26

Applicant: 富士电机株式会社

Inventor： 丸山力宏 ,  野间口亮 ,  高桥圣一

IPC: H05K3/34 ,  H05K1/18

Abstract: 本发明提供一种能够在不受损伤的情况下安装印刷基板的半导体装置的制造方法、半导体装置以及按压装置。将半导体模块(50)的多个外部连接端子(31)与印刷基板(60)的多个贯通孔进行位置对齐。最后，在将按压面(93)抵接到陶瓷电路基板的背面以使陶瓷电路基板的多个导热性部件收纳于多个开口部的状态下向印刷基板(60)按压按压工具(90)。由此，能够在不压溃导热性部件的情况下按压半导体模块(50)的背面，并且能够将半导体模块(50)的多个外部连接端子插通于印刷基板(60)的贯通孔。

公开(公告)号：CN108735679A

公开(公告)日：2018-11-02

申请号：CN201810165646.3

申请日：2018-02-28

Applicant: 富士电机株式会社

Inventor： 伊藤太一 ,  高桥圣一

IPC: H01L23/14

Abstract: 本发明提供一种半导体装置，能够实现小型化并且减少击穿的发生。在半导体装置中，阻挡部件(17a)的基板(14)侧的边缘部(17a1)形成在金属板的面向外侧的侧面(12a)的正下方的金属基座板上的位置(15a)和金属基座板上的与位置相比更靠外侧的位置(15c)之间。位置(15c)与绝缘板(11)的面对外侧的侧面(11a)的正下方的金属基座板的位置(15b)相距以下距离，该距离由从金属基座板的主面起到绝缘板的正面为止的高度H除以由阻挡部件的边缘部(17a1)限制时的焊料的接触角α的正切值而得到。由此，能够充分地设定导电图案相对于焊料的绝缘距离，因此能够减小导电图案和绝缘板之间的沿面距离。

公开(公告)号：CN113745183A

公开(公告)日：2021-12-03

申请号：CN202110313423.9

申请日：2021-03-24

Applicant: 富士电机株式会社

Inventor： 丸山力宏 ,  高桥圣一

IPC: H01L23/48 ,  H01L23/488

Abstract: 提供一种半导体装置，其能够确保恒定的压入载荷。半导体装置具有：电路图案；接触部件(30)，形成有圆筒状的贯通孔(31c)，并且一侧的开口端部接合于电路图案；以及外部连接端子(50)，具备棱柱状的主干部(51)，并且主干部(51)的前端部(53)侧插入到贯通孔(31c)。然后，外部连接端子(50)在主干部(51)的前端部形成有锥面(53a)。接触部件(30)在贯通孔(31c)的内周面(31a)形成有插入卡止部(35)。此时，插入卡止部(35)形成于比插入到贯通孔(31c)的外部连接端子(50)的主干部靠插入方向侧的位置。因此，确保用于将外部连接端子(50)插入接触部件(30)的恒定的压入载荷。

公开(公告)号：CN111418049A

公开(公告)日：2020-07-14

申请号：CN201980006085.5

申请日：2019-04-25

Applicant: 富士电机株式会社

Inventor： 矶崎诚 ,  高桥圣一

IPC: H01L21/60

Abstract: 本发明提供一种能够抑制内部的异常过热的发生的半导体装置。所述半导体装置具有电路图案(13a、15a)，该电路图案具有导通区(13a1、15a1)、以及经由连通部(13a2、15a2)与导通区(13a1、15a1)连通的布线区(13a3、15a3)。另外，具有电路图案(13b、14b)，该电路图案具有导通区(13b1、14b1)、以及经由连通部(13b2、14b2)与导通区(13b1、14b1)连通并且与布线区(13a3、15a3)分离预定间隔地相对的布线区(13b3、14b3)。而且，具备将布线区(13a3、15a3)与布线区(13b3、14b3)电连接的导线。此时，在从导线的布线方向(W1、W2)观察时，连通部(13a2、15a2)与连通部(13b2、14b2)分离。

公开(公告)号：CN110277352A

公开(公告)日：2019-09-24

申请号：CN201910056430.8

申请日：2019-01-22

Applicant: 富士电机株式会社

Inventor： 高桥圣一

IPC: H01L23/04 ,  H01L23/10 ,  H01L23/31

Abstract: 本发明防止外壳中的裂缝的产生、伸展，来抑制可靠性的下降。在半导体装置(10)中，连接端子(15)的内部端子部(15a)的背面与外壳(14)的端子配置部(14c)固定连接。因此，即使半导体装置(10)暴露于热变化，连接端子(15)的内部端子部(15a)也会追随外壳(14)的端子配置部(14c)的变形而变形。因此，对于外壳(14)的整个端子配置部(14c)均匀地产生应力，对于端子配置部(14c)的薄弱部的应力集中被降低。其结果是，能够也降低在裂缝起点产生的应力，从而抑制裂缝的产生、伸展。因此，能够抑制半导体装置(10)的可靠性的下降。

公开(公告)号：CN113228265B

公开(公告)日：2024-09-24

申请号：CN202080007759.6

申请日：2020-06-01

Applicant: 富士电机株式会社

Inventor： 矶崎诚 ,  高桥圣一

IPC: H01L23/498 ,  H01L23/49 ,  H01L23/495 ,  H01L23/14 ,  H01L27/06 ,  H01L29/739

Abstract: 扩大额定电流并且还抑制电路图案的异常过热。半导体组件(1)的电路构造包括：绝缘电路基板(3)，其在绝缘板(30)的上表面形成电路图案(31)而成；以及半导体元件(4)，其配置于电路图案的上表面。电路图案具有：直部(35a)，其沿规定方向延伸；以及角部(35b)，其向与直部的延伸方向不同的方向弯曲。在直部的上表面配置有布线构件(W6)，该布线构件(W6)偏向角部的外周侧地沿着直部的延伸方向配置。

公开(公告)号：CN108735679B

公开(公告)日：2024-03-26

申请号：CN201810165646.3

申请日：2018-02-28

Applicant: 富士电机株式会社

Inventor： 伊藤太一 ,  高桥圣一

IPC: H01L23/14

Abstract: 本发明提供一种半导体装置，能够实现小型化并且减少击穿的发生。在半导体装置中，阻挡部件(17a)的基板(14)侧的边缘部(17a1)形成在金属板的面向外侧的侧面(12a)的正下方的金属基座板上的位置(15a)和金属基座板上的与位置相比更靠外侧的位置(15c)之间。位置(15c)与绝缘板(11)的面对外侧的侧面(11a)的正下方的金属基座板的位置(15b)相距以下距离，该距离由从金属基座板的主面起到绝缘板的正面为止的高度H除以由阻挡部件的边缘部(17a1)限制时的焊料的接触角α的正切值而得到。由此，能够充分地设定导电图案相对于焊料的绝缘距离，因此能够减小导电图案和绝缘板之间的沿面距离。

公开(公告)号：CN111418049B

公开(公告)日：2023-12-08

申请号：CN201980006085.5

申请日：2019-04-25

Applicant: 富士电机株式会社

Inventor： 矶崎诚 ,  高桥圣一

IPC: H01L21/60

Abstract: 本发明提供一种能够抑制内部的异常过热的发生的半导体装置。所述半导体装置具有电路图案(13a、15a)，该电路图案具有导通区(13a1、15a1)、以及经由连通部(13a2、15a2)与导通区(13a1、15a1)连通的布线区(13a3、15a3)。另外，具有电路图案(13b、14b)，该电路图案具有导通区(13b1、14b1)、以及经由连通部(13b2、14b2)与导通区(13b1、14b1)连通并且与布线区(13a3、15a3)分离预定间隔地相对的布线区(13b3、14b3)。而且，具备将布线区(13a3、15a3)与布线区(13b3、14b3)电连接的导线。此时，在从导线的布线方向(W1、W2)观察时，连通部(13a2、15a2)与连通部(13b2、14b2)分离。