-
公开(公告)号：CN105144276B
公开(公告)日：2017-12-19
申请号：CN201480022504.1
申请日：2014-02-25
Applicant: 夏普株式会社
IPC: G09G3/36 , G02F1/133 , G02F1/1345 , G09G3/20 , H03K19/0175 , H03K19/0944
CPC classification number: G09G5/10 , G09G3/3677 , G09G2300/0426 , G09G2310/0286 , G09G2310/08 , G09G2330/022 , G09G2330/027 , H03K3/356026
Abstract: 本发明的一个方式的显示装置(100)具备：显示部(110)，其包括排列成矩阵状的多个像素部；扫描线驱动电路(120)，其具有用于驱动与构成上述显示部的像素部连接的扫描线的输出晶体管；以及显示控制电路(140)，其在显示期间将用于使上述显示部显示图像的信号提供给上述驱动部，在显示中止期间控制上述输出晶体管的偏置状态，使得在上述显示期间升高了的上述输出晶体管的阈值电压的绝对值减小。
-
公开(公告)号：CN103918024B
公开(公告)日：2016-08-17
申请号：CN201280048649.X
申请日：2012-07-25
Applicant: 夏普株式会社
CPC classification number: G09G3/3677 , G02F1/136213 , G09G3/3614 , G09G3/3655 , G09G2300/0876 , G09G2330/023 , G11C19/28
Abstract: 提供减少功耗的CS驱动方式的液晶显示装置。CS驱动器（500）包括CS移位寄存器（510）和CS输出部（520）。CS移位寄存器（510）基于CS时钟信号CCK输出控制信号（COUT（1）～COUT（m））。CS输出部（520）基于控制信号（COUT（1）～COUT（m））分别输出辅助电容信号（CSS（1）～CSS（m））。在扫描期间（T1）之后设有中止期间（T2）。在中止期间（T2），基于中止期间CS频率（fcck2）的CS时钟信号（CCK）而驱动CS驱动器（500）。中止期间CS频率（fcck2）比扫描期间CS频率（fcck1）低。
-
公开(公告)号：CN105340021A
公开(公告)日：2016-02-17
申请号：CN201480036204.9
申请日：2014-02-25
Applicant: 夏普株式会社
Abstract: 本发明是构成移位寄存器电路的各级的单位移位寄存器电路，其包括：输出用晶体管(T1)，对漏极端子输入规定的时钟信号(CK)，从源极端子输出输出信号(OUT)；和置位用晶体管(T2)，其是在输出用晶体管(T1)的一个栅极电极连接有源极端子的晶体管(T2)，对漏极端子输入输入信号(S)，对输出用晶体管(T1)的栅极电极(节点(VC))充电时，对栅极电极输入电压比输入信号(S)的电圧高的输入信号(VS)。
-
公开(公告)号：CN104204927A
公开(公告)日：2014-12-10
申请号：CN201380018502.0
申请日：2013-03-15
Applicant: 夏普株式会社
IPC: G02F1/1343 , G02F1/1337
CPC classification number: G02F1/136286 , G02F1/134309
Abstract: 液晶显示装置(100)的TFT基板(10)具有：设置在各像素的TFT(11)；与TFT的漏极电极(11d)电连接的上层电极(12)；设置在上层电极的下方的下层电极(13)；和设置在上层电极与下层电极之间的电介质层(14)，相对基板(20)具有与上层电极相对的相对电极(21)。上层电极具有：具有相互不同的电极结构的第一区域(R1)和第二区域(R2)；和用于将第一区域和第二区域电连接到漏极电极的第三区域(R3)。上层电极的第三区域包括对称连接部(12c)，该对称连接部(12c)是具有相对于将各像素分割为沿行方向相邻的两个区域的假想的直线(L1)实质上对称的形状的导电膜图案。
-
公开(公告)号：CN103843055A
公开(公告)日：2014-06-04
申请号：CN201280048614.6
申请日：2012-07-25
Applicant: 夏普株式会社
CPC classification number: G09G3/3674 , G09G3/3648 , G09G2310/0286
Abstract: 提供一种显示装置，其抑制显示质量的降低和扫描信号线驱动电路内的开关元件的可靠性降低，并且减少了功耗。移位寄存器（410）包括多个双稳态电路。对第奇数级的双稳态电路中的薄膜晶体管（M1）的漏极端子和薄膜晶体管（M2）的栅极端子分别提供第1栅极时钟信号（GCK1）和第2栅极时钟信号（GCK2）。对第偶数级的双稳态电路中的薄膜晶体管（M1）的漏极端子和薄膜晶体管（M2）的栅极端子分别提供第2栅极时钟信号（GCK2）和第1栅极时钟信号（GCK1）。这些第1栅极时钟信号（GCK1）和第2栅极时钟信号（GCK2）的中止期间频率（fck2）比扫描期间频率（fck1）低。
-
Patent Agency Ranking
公开(公告)号：CN104094386B
公开(公告)日：2017-06-23
申请号：CN201380007483.1
申请日：2013-01-24
Applicant: 夏普株式会社
IPC: H01L21/336 , G02F1/1368 , G09F9/30 , H01L29/786
CPC classification number: H01L29/66969 , G02F1/136213 , G02F2001/134372 , G02F2201/40 , G02F2201/50 , H01L21/02565 , H01L21/44 , H01L23/564 , H01L27/1225 , H01L27/127 , H01L29/45 , H01L29/7869 , H01L2924/0002 , H01L2924/00
Abstract: 半导体装置(100A)包括：基板(2)；在基板(2)上形成的栅极电极(3)；在栅极电极(3)上形成的栅极绝缘层(4)；在栅极绝缘层(4)上形成的氧化物半导体层(5)；与氧化物半导体层(5)电连接的源极电极(6s)和漏极电极(6d)；与漏极电极(6d)电连接的第一透明电极(7)；包括在源极电极(6s)和漏极电极(6d)上形成的电介质层(8a)的层间绝缘层(8)；和在层间绝缘层(8)上形成的第二透明电极(9)，第二透明电极(9)的至少一部分隔着电介质层(8a)与第一透明电极(7)重叠，氧化物半导体层(5)和第一透明电极(7)由相同的氧化物膜形成。
-
公开(公告)号：CN104094409B
公开(公告)日：2016-11-16
申请号：CN201380007460.0
申请日：2013-01-24
Applicant: 夏普株式会社
IPC: H01L29/786 , G02F1/1368 , H01L21/336
CPC classification number: H01L29/7869 , G02F1/1368 , G02F2201/40 , G02F2202/10 , H01L27/1225 , H01L27/1259 , H01L29/45 , H01L29/4908 , H01L29/66969 , H01L29/78693
Abstract: 半导体装置(100A)包括：基板(1)；在基板(1)上形成的栅极电极(3)和第一透明电极(2)；在栅极电极(3)和第一透明电极(2)上形成的第一绝缘层(4)；在第一绝缘层(4)上形成的氧化物半导体层(5)；与氧化物半导体层(5)电连接的源极电极(6s)和漏极电极(6d)；和与漏极电极(6d)电连接的第二透明电极(7)。第一透明电极(2)的至少一部分隔着第一绝缘层(4)与第二透明电极(7)重叠。氧化物半导体层(5)和第二透明电极(7)由相同的氧化物膜形成。
-
公开(公告)号：CN103765306B
公开(公告)日：2016-08-31
申请号：CN201280037025.8
申请日：2012-08-03
Applicant: 夏普株式会社
IPC: G02F1/1343 , G02F1/1368
CPC classification number: G02F1/136213 , G02F1/1333 , G02F1/136227
Abstract: 本发明提供一种液晶显示装置，为了抑制像素电极与源极线间的串扰从而减少闪烁，包括：设置成格子状的栅极线(102)和源极线(105)；像素电极(111)，其与栅极线(102)和源极线(105)的交叉位置对应地设置成矩阵状；透明辅助电容电极(109)；开关元件(121)，其根据从栅极线(102)赋予的扫描信号，将从源极线(105)供给的图像信号电压施加至像素电极(111)，所述开关元件(121)使用氧化物半导体层(104)构成，透明辅助电容电极(109)设置于源极线(105)与像素电极(111)之间。
-
公开(公告)号：CN104285286A
公开(公告)日：2015-01-14
申请号：CN201380025030.1
申请日：2013-04-26
Applicant: 夏普株式会社
IPC: H01L21/336 , G02F1/1368 , G09F9/30 , H01L29/786
CPC classification number: H01L29/7869 , G02F1/1368 , G02F2001/134372 , G02F2001/136231 , H01L21/441 , H01L27/1222 , H01L27/1225 , H01L29/4908 , H01L29/66969
Abstract: 本发明的目的是提供能够抑制成品率的降低并且通过简便的工艺制造的半导体装置和半导体装置的制造方法。本发明具有：TFT基板(100A)；氧化物层(15)，该氧化物层(15)包括半导体区域(5)和导体区域(7)，半导体区域的至少一部分隔着第一绝缘层(4)与栅极电极(3a)重叠；覆盖半导体区域的沟道区域的保护层(8)；和透明电极(9)，该透明电极(9)以在从基板(2)的法线方向看时，与导体区域的至少一部分重叠的方式形成。氧化物层的端部的至少一部分被保护层覆盖。
-
公开(公告)号：CN104205341A
公开(公告)日：2014-12-10
申请号：CN201380018474.2
申请日：2013-03-29
Applicant: 夏普株式会社
IPC: H01L29/786 , H01L21/28 , H01L21/3205 , H01L21/336 , H01L21/768 , H01L23/522 , H01L29/41 , H01L29/417
CPC classification number: H01L27/124 , H01L21/02554 , H01L21/02565 , H01L21/32051 , H01L21/76823 , H01L21/76825 , H01L21/76826 , H01L21/76829 , H01L21/76838 , H01L27/1225 , H01L27/1244 , H01L27/1259 , H01L29/41733 , H01L29/41758 , H01L29/7869 , H01L29/78693
Abstract: 半导体器件(100)具备：栅极电极(3)；栅极绝缘层(4)；氧化物层(50)，其形成在栅极绝缘层(4)之上，包含第一半导体区域(51)和第一导电体区域(55)，第一半导体区域(51)的至少一部分隔着栅极绝缘层(4)与栅极电极(3)重叠；源极电极(6s)，其以与氧化物层(50)的第一半导体区域(51)的上表面接触的方式形成；漏极电极(6d)，其以与氧化物层(50)的第一半导体区域(51)的上表面接触的方式形成，且与第一导电体区域(55)电连接；和导电层(60)，其与氧化物层(50)的上表面接触地形成，且具有多个开口部(66)或缺口部，氧化物层(50)包含在导电层的多个开口部内或缺口部内具有表面的多个第二导电体区域(57、58)。
-
-
-
-
-
-
-
-
-
Search Results
48
records
(took 0.03 seconds)
