-
公开(公告)号：CN102593054B
公开(公告)日：2015-05-13
申请号：CN201110139310.8
申请日：2011-05-23
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L28/20 , H01L27/0629 , H01L27/0802
Abstract: 本发明揭示一种半导体元件及其形成方法，此方法包含提供含有上表面的基底，在基底的上表面形成栅极，栅极具有从基底的上表面测量的第一高度，蚀刻栅极，降低栅极至第二高度，第二高度大抵上小于第一高度。本揭示还包含半导体元件，此半导体元件包含具有上表面的基底，设置于基底的上表面之上的第一栅极，第一栅极具有第一高度，以及设置于基底的上表面之上的第二栅极，第二栅极具有第二高度，其中第一高度大抵上小于第二高度。本发明所公开的半导体元件及其形成方法可降低成本。
-
公开(公告)号：CN102117770B
公开(公告)日：2014-05-07
申请号：CN201010537781.X
申请日：2010-11-04
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L29/66712 , H01L21/78 , H01L23/562 , H01L23/585 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种支撑与握持包括垂直型场效应晶体管形成于其前侧表面的半导体晶片的支撑结构的形成方法。于一实施例中，提供具有一前侧表面与一后侧表面的一半导体晶片，其中该前侧表面包括为多个切割道所分隔的一个或多个芯片。自后侧表面薄化上述半导体晶片至一既定厚度。形成多个图案化金属构件于经薄化的后侧表面上以支撑上述半导体晶片，其中此些图案化金属构件分别大体覆盖一芯片且大体未覆盖此些切割线。沿此些切割线切割上述半导体晶片，以分隔用此一个或多个芯片用于后续芯片封装之用。本发明可降低于晶片握持、传输、加工与切割时的晶片毁损风险。
-
公开(公告)号：CN102593054A
公开(公告)日：2012-07-18
申请号：CN201110139310.8
申请日：2011-05-23
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L28/20 , H01L27/0629 , H01L27/0802
Abstract: 本发明揭示一种半导体元件及其形成方法，此方法包含提供含有上表面的基底，在基底的上表面形成栅极，栅极具有从基底的上表面测量的第一高度，蚀刻栅极，降低栅极至第二高度，第二高度大抵上小于第一高度。本揭示还包含半导体元件，此半导体元件包含具有上表面的基底，设置于基底的上表面之上的第一栅极，第一栅极具有第一高度，以及设置于基底的上表面之上的第二栅极，第二栅极具有第二高度，其中第一高度大抵上小于第二高度。本发明所公开的半导体元件及其形成方法可降低成本。
-
公开(公告)号：CN102117770A
公开(公告)日：2011-07-06
申请号：CN201010537781.X
申请日：2010-11-04
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L29/66712 , H01L21/78 , H01L23/562 , H01L23/585 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种支撑与握持包括垂直型场效应晶体管形成于其前侧表面的半导体晶片的支撑结构的形成方法。于一实施例中，提供具有一前侧表面与一后侧表面的一半导体晶片，其中该前侧表面包括为多个切割道所分隔的一个或多个芯片。自后侧表面薄化上述半导体晶片至一既定厚度。形成多个图案化金属构件于经薄化的后侧表面上以支撑上述半导体晶片，其中此些图案化金属构件分别大体覆盖一芯片且大体未覆盖此些切割线。沿此些切割线切割上述半导体晶片，以分隔用此一个或多个芯片用于后续芯片封装之用。本发明可降低于晶片握持、传输、加工与切割时的晶片毁损风险。
-
-
-
Search Results
4
records
(took 0.154 seconds)
